JPS61125066A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、ロジック（論理）Ｌ
、ＳＩ（高集積回路）チップの出力に必要な終端抵抗の
配置技術およびその抵抗体構成技術に関する。

〔背景技術〕

論理ＬＳＩチップを使ったマルチチップモジュールの製
法の一つに、いわゆるＣＣＢ　（コンドロールド・コラ
ップス・リフローチップ）方式がある。

これは、一般に、半導体素子（チップ）のポンディング
パッドにバンプ（突起電極）を取り付け。

セルファラインの配線基板に接合する技術である。

バンプは、一般に、５ｂ−ｒ＋ｂを用いて半球状にチッ
プに突設される。

この接合技術は、従来から、一般に次のようにして行わ
れている。

すなわち、ＬＳＩチップのにバンプと、基板に設けられ
た（ｉｔ号配線とを当該バンブ全屈を溶融させて接合す
る。その際、バンプと信号配線との接着性（半田付は性
）を良くするために、一般に。

基板の１８号配線上に、順次、Ｃｒ−Ｃｕ−Ａｕより成
る重ね膜構造のｆ！！極を形成している。

ところで、上記のごとく、論理Ｌｓ■チップ特にＥＣＬ
　（エミッ久結合形論理回路）ＬＳ丁チップのマルチチ
ップ化を行う場合には、出力端子に必要な終端抵抗（一
般に５０Ωが使われる）の配置が問題となる。

この終端抵抗の配置につき、各種の様式が考えられる。

これを第３図により説明する。尚第３図にて、１１はＬ
ＳＩチップ側を示し、１２は当該チップ内の回路素子（
１−ランジスタ）、１３は配線基板（マルチチップモジ
ュール基板）側を示し。

１４は信号配線、１５は終端抵抗である。

このような、チップ１１内からの信号を、バンプにより
接続された基板１３の（８号配線１４に出力する場合、
チップｉＩの外部に設ける終端抵抗１５の配置が問題と
なり、第一の考え方として従来から行われてきた方式は
、チップ１１と基板１３とをパッケージし、核パッケー
ジから引き出しされた出力ピンに終端抵抗を取り付ける
方式である。しかし、ＥＣＬｌｉＥｌ路では、１つの出
力ピンに対し１個の終端抵抗を取り付ける必要があり、
つまり、出力ピンの数に応じて終端抵抗を取り付けなけ
ればならないので、例えば出力ピンが１００ビンとする
と終＠抵抗を１００個取り付けなければならないという
都合がある。

そこで、第二の考え方として、チップ内に終端抵抗を配
置することが考えられる。この場合、終端抵抗を配置す
るためのスペースをチップ内にとらなければならないの
で、チップ面積が増大するという欠点がある。しかも、
Ｊ４端抵抗の形式には。

チップ内の他の抵抗と同じ製法を用いることになるので
、チャツプ内に５ｏΩの抵抗を作るということは著しく
チップ面積の増大を招く。

第三の考え方として、チップの外に１個別に作った抵抗
素子を並設するということも考えられるが、基板面積と
してチップ搭載面積プラス抵抗素Ｔの搭載面積というこ
とになり、基板面積が大となることを避けられない。

〔発明の目的〕

本発案は、かかる終端抵抗の形成に際し、チップ面積の
増大をおさえ、もとのチップ面積のままで実装可能とし
、個別の抵抗素子を特別に作ったすすることなどを必要
としないで５部品点数を少なくでき、しかも、マルチチ
ップ化に際し、集積度の向上を図ることのできる。終端
抵抗配置、形成技術を提供することにある６ 本発明の前記ならびにそのほかの目的と新規な特徴は、
不明Ｊ！吉の記述および添付図面からあきらかになるの
であろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を荊単に説明すれば、下記のとおりである。

すなわち、本発明では、前記ＣＣＢＣ武力おける電極つ
まりＣｒ−Ｃｕ−Ａｕより成る重ね膜構造の電極の構造
に着目し、かかる電極形成の際の当該Ｃｒ膜をバンブと
の接続部からさらに延在させて、基板上に形成させ、そ
の延在部を終端抵抗とすることにより、チップに終端抵
抗を形成するのではないからチップ面積の増大にはなら
ないし。

また、ディスクリートの抵抗素子を別に作り、チップに
併設するわけではないので、基板搭載面積の増大にもな
らず、基板上に終端抵抗があり、これは従来空きスペー
スとなっていたチップ裏面に形成すればよいので、チッ
プはもとの大きさのままにとどまり、かつ、従来の実装
方式を踏襲すればよいので、個別の抵抗素子を作る場合
などに比して部品点数も少なくでき、しかも実装面積を
拡大せずにマルチチップ化ができるので、集積度の向」
二に寄与することができる。

〔実施例〕

次に１本発明の実施例を図面に基づいて説明する。

第１図は本発明の実施例を示す半導体装置の断面図であ
る。第１図にて、ｌは半導体素子（チップ）で、このチ
ップ１は１例えばシリコン単結晶基板から成り１周知の
技術によってこのチップ内には多数の回路素子が形成さ
れ、１つの回路機能が与えられている。回路素子の具体
例は１例えばＭｏＳトラシジスタから成り、これらの回
路素子によって、例えば論理回路やメモリ回路の回路機
能が形成されている。

第１図にて、２は、当該チップ１に形成された半田バン
プで、このバンプ２は、バリヤ金属（Ｃｒ　−Ｃｕ−Ａ
　ｕ）　３を介して半球状に当該チップ１に突設されて
いる。

このバンプ２には、かかる半田バンブのほか。

フリップチップ方式で使われているような金属ボール例
えばＣｕボールなどでもよく、突起状に形成された接続
端子であればよい。

第１図にて、４はＡｕ層、５はＣｕ層、６はＣｒ店で、
半田バンブ（半田ボール）２と配線基板７の信号配置ｌ
Ａ８との当該接続部９には、下から順次、ＣｒＭＩ６．
Ｃ層５およびＡ　ｕ　Ｗｊ４が形成されているほか、本
発明では、このＣｒ層６を当該接続部９からさらに、基
板７上に延在させ、当該延在部１０を終端抵抗としてい
る。

上記配線基板７は１例えばセラミック基板やプリント基
板により構成されている。

信号配線８は、周知の薄模形成技術などにより形成され
、Ｃｕ、Ａ９などの導電体膜により構成される。

本発明の、信号配線８と半田バンブ２との接続に使用さ
れる電極（接続部）９やＣｒ膜より成る終端抵抗（延在
部）膜１０め形成は、例えば、当該金属を蒸着し、エツ
チングによりパターンを形成することにより行われる。

一般に、Ｃｒ−Ｃｕ−Ａｕより成る重ね膜構造を有する
ＣＣＢ方式による電極の形成は、これら金属を順次原着
し、これら金属膜を一括してエツチングしてパターニン
グを行うが１本発明では。

例えば、先ずＣｒを蒸着し、エツチングして、上記構造
に見合ったパターニングを行ない、次いで。

Ｃｕ、Ａｕを同様に蒸着、エツチング、パターニングを
行なう。

Ｃｒの比抵抗は１７Ｘ１０−”Ω・ｍであるから、ＣＣ
Ｂ工程におけるＣｒ厚が１５００Ａ位であることを考え
ると、そのシート抵抗は約ｌΩ／口なので、ＥＣＬ回路
上必要される５０Ωの終端抵抗を確保でき、十分実用に
供し得る。

第１図には、基板７上にチップｌを搭載する図を要部断
面図で示したので、当該基板上に当該チップをマルチに
搭載する図示が省略されているが。

第２図に、基板７上にチップｌをマルチにマウントする
図を模式的に示した。尚第２図にて、２は半田バンブ、
１０は終端抵抗を示す。

第２図に示すように、終端抵抗１０は、基板７上のチッ
プと信号配線とを接続する各電極間の。

従来は使用されていなかったスペース内であって。

チップ１搭載エリア内に設けるとよい６〔効果〕 （１）本発明によれば、マルチチップ化を行うに。

チップの大きさは何ら変更する必要がない。

すなわち、例えば、第２図にて、終端抵抗１０をチップ
１内に設けるときは、その分チップ面積が大となってし
まう、一方、終端抵抗１０をチップのディスクリートな
抵抗素子として別に製造し、これをチップ１と並設する
ときには、基板面積を大にしてしまう。

本発明では第２図にも示すように、基板７上に終端抵抗
１０を形成するようにしたのでチップ面積に影響を与え
なくて済む。

しかも第２図に示すように、従来の基板上の空きスペー
スを利用してそこに終＠抵抗を形成することにより、も
ちろん、チップの大きさを変える必要がなく、チップ面
積の増大を図らなくても済む。

（２）本発明によれば、　Ｃｒ　−Ｃｕ−Δαよりなる
電極形成の際に、当該Ｃｒ層をこれらＣｕ。

Ａｕ膜より単に延在させ、当該延在部を終端抵抗として
利用すればよく、特別にディスクリートの　　□抵抗素
子を作らなくてもよく、従来のＣＣＢ方式を踏襲すれば
よいので部品数の低減にもなる。

（３）仮に、ディスクリートの抵抗素子をチップに並設
するとすれば、高集積化がさまたげられるが、本発明で
は個別の素子を別製するわけでないし、また、本発明に
よればチップ内に終端抵抗を作る場合のごとくチップ面
積が増大しないので、チップをマルチにモジュール化す
る場合に集積度の向上が図られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば前記実施例では終端抵抗をＣ「膜により形成する
例を示したが、これら代えてＷ膜などの他の金属により
形成してもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の終端抵
抗配置、形成技術に適用した場合について説明したが、
そこに限定されるものではなく、例えば、各種電子部品
の終端低抗配置、形成技術などにも適用できる。

図面のｆｌｆｉ　、Ｑｔな説明 第１図は本発明の実施例を示す断面図。

第２図は本発明におけるマルチチップモジュールの模式
図 第３図はチップと基板の信号配線との関係を示す回路図
である。

■・・・半導体素子（チップ）、２・・・突起状の金属
接続端子（半田バンブ）、３・・バリヤ金属、４・・・
Ａｕ層、５・・・Ｃｕ層、６・・・Ｃｒ暦、７・・・配
線基板。

８・・・７８号配線、９・・−電極（接続部）、１０・
・・絶縁抵抗、１１・・・ＬＳＩチップ側、１２・・・
回路素子（トランジスタ）、１３・・・配線基板側、１
４・・・信号配線、１５・・・終端抵抗 第　　２　　図 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、突起状の金属接続端子を有す半導体素子の当該端子
   を信号配線を有する配線基板の当該信号配線と接合して
   成る実装方式による半導体装置において、前記素子から
   前記基板への信号の出力に際し必要な終端抵抗を、前記
   基板上に形成し、かつ、当該抵抗を金属膜による抵抗体
   により構成したことを特徴とする半導体装置。 ２、金属膜が、接続端子と信号配線との接着性を良くす
   るために配線基板上に形成されたＣｒ−Ｃｕ−Ａｕより
   成る重ね膜構造の電極を構成する当該Ｃｒ膜より成る、
   特許請求の範囲第１項記載の装置。