JPH0685139A - リードフレームおよびそれを用いた半導体装置 - Google Patents
リードフレームおよびそれを用いた半導体装置Info
- Publication number
- JPH0685139A JPH0685139A JP23470592A JP23470592A JPH0685139A JP H0685139 A JPH0685139 A JP H0685139A JP 23470592 A JP23470592 A JP 23470592A JP 23470592 A JP23470592 A JP 23470592A JP H0685139 A JPH0685139 A JP H0685139A
- Authority
- JP
- Japan
- Prior art keywords
- relay electrode
- integrated circuit
- lead frame
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の実装を容易に行うことがで
き、かつ使用の際の放熱性を著しく向上させることによ
り前記集積回路のクラック等の発生を防止することが可
能な、信頼性が極めて高いリードフレームおよびそれを
用いた半導体装置を提供する。 【構成】ガラス基板の表面に所定パターン状に形成され
た導電体膜からなる中継電極を有する構成のアイランド
と、インナーリードとが、所定の対応関係に基づき電気
的接続を施すよう、電気めっきにより接続されてなるリ
ードフレーム。前記リードフレームのアイランド上に、
半導体集積回路の端子と前記中継電極とが、所定の対応
関係に基づき電気的接続を施すよう、バンプにより接続
し、搭載されてなる半導体装置。 【効果】半導体集積回路の実装が容易で、電気的接続も
良品質で、また放熱性能にも優れており、多ピン化・狭
ピッチ化・高精細化への対応が可能であり、信頼性も高
い半導体装置を提供することができた。
き、かつ使用の際の放熱性を著しく向上させることによ
り前記集積回路のクラック等の発生を防止することが可
能な、信頼性が極めて高いリードフレームおよびそれを
用いた半導体装置を提供する。 【構成】ガラス基板の表面に所定パターン状に形成され
た導電体膜からなる中継電極を有する構成のアイランド
と、インナーリードとが、所定の対応関係に基づき電気
的接続を施すよう、電気めっきにより接続されてなるリ
ードフレーム。前記リードフレームのアイランド上に、
半導体集積回路の端子と前記中継電極とが、所定の対応
関係に基づき電気的接続を施すよう、バンプにより接続
し、搭載されてなる半導体装置。 【効果】半導体集積回路の実装が容易で、電気的接続も
良品質で、また放熱性能にも優れており、多ピン化・狭
ピッチ化・高精細化への対応が可能であり、信頼性も高
い半導体装置を提供することができた。
Description
【0001】
【産業上の利用分野】本発明は、リードフレームのアイ
ランド上に、IC・LSI等の半導体集積回路を実装し
てなる半導体装置に係わり、特に、多ピン化・高精細化
されたリードフレームおよびそれを用いた半導体装置に
関する。
ランド上に、IC・LSI等の半導体集積回路を実装し
てなる半導体装置に係わり、特に、多ピン化・高精細化
されたリードフレームおよびそれを用いた半導体装置に
関する。
【0002】
【従来の技術】一般に、IC・LSI等の半導体集積回
路は、リードフレームの中心部に形成されたアイランド
上に載置され、その周囲のインナーリード先端部と前記
集積回路の端子とが、ワイヤボンディングによって電気
的接続を施された上、樹脂封止され、パッケージの状態
で半導体装置とされる。
路は、リードフレームの中心部に形成されたアイランド
上に載置され、その周囲のインナーリード先端部と前記
集積回路の端子とが、ワイヤボンディングによって電気
的接続を施された上、樹脂封止され、パッケージの状態
で半導体装置とされる。
【0003】昨今、IC・LSI等の半導体集積回路
が、急速に多機能化・高密度化する中で、半導体装置に
おいては、要求されるリードフレームのピン数が急速に
増加し、さらには、高精細化しリードピッチが狭まって
くることに伴い、半導体集積回路の実装や、前述した電
気的接続が困難となってきている。
が、急速に多機能化・高密度化する中で、半導体装置に
おいては、要求されるリードフレームのピン数が急速に
増加し、さらには、高精細化しリードピッチが狭まって
くることに伴い、半導体集積回路の実装や、前述した電
気的接続が困難となってきている。
【0004】また、一般的にリードフレームの材料とし
て多く使用されている、鉄−ニッケル系合金(Ni:4
2〜50.5wt%程度、通称「42合金」材が代表
的)や銅系合金では、これらの材料と実装される半導体
集積回路との間の熱膨張係数が異なるため、半導体装置
の使用中の(半導体集積回路の)発熱に伴い、半導体集
積回路にクラックが発生する等の問題があった。
て多く使用されている、鉄−ニッケル系合金(Ni:4
2〜50.5wt%程度、通称「42合金」材が代表
的)や銅系合金では、これらの材料と実装される半導体
集積回路との間の熱膨張係数が異なるため、半導体装置
の使用中の(半導体集積回路の)発熱に伴い、半導体集
積回路にクラックが発生する等の問題があった。
【0005】前述した、半導体集積回路の発熱について
は、リードフレームのアイランド部に起因する要因も多
く、対策として、放熱に十分な面積とすることや、従来
の金属材料よりも放熱特性の高い材料のアイランドとす
ること等が講じられる。
は、リードフレームのアイランド部に起因する要因も多
く、対策として、放熱に十分な面積とすることや、従来
の金属材料よりも放熱特性の高い材料のアイランドとす
ること等が講じられる。
【0006】
【発明が解決しようとする課題】本発明は、上記のよう
な問題を解決するために成されたもので、その目的は、
多ピン化・狭ピッチ化・高精細化されたリードフレーム
への、半導体集積回路の実装を容易に行うことができ、
かつ放熱性を著しく向上させることにより半導体集積回
路のクラック等の発生を防止することが可能な、信頼性
が極めて高いリードフレームおよびそれを用いた半導体
装置を提供することにある。
な問題を解決するために成されたもので、その目的は、
多ピン化・狭ピッチ化・高精細化されたリードフレーム
への、半導体集積回路の実装を容易に行うことができ、
かつ放熱性を著しく向上させることにより半導体集積回
路のクラック等の発生を防止することが可能な、信頼性
が極めて高いリードフレームおよびそれを用いた半導体
装置を提供することにある。
【0007】
【問題を解決するための手段】上記課題を解決するため
に、請求項1の発明のリードフレームは、ガラス基板の
表面に、半導体集積回路の端子との間で所定の対応関係
に基づき電気的接続を施すよう所定パターン状に形成さ
れた導電体膜からなる中継電極を有する構成のアイラン
ドと、前記中継電極との間で所定の対応関係に基づき電
気的接続を施すインナーリード、およびアウターリード
とを有し、前記中継電極および前記インナーリードと
が、所定の対応関係に基づき電気的接続を施すよう、電
気めっきにより接続されてなることを特徴とする。
に、請求項1の発明のリードフレームは、ガラス基板の
表面に、半導体集積回路の端子との間で所定の対応関係
に基づき電気的接続を施すよう所定パターン状に形成さ
れた導電体膜からなる中継電極を有する構成のアイラン
ドと、前記中継電極との間で所定の対応関係に基づき電
気的接続を施すインナーリード、およびアウターリード
とを有し、前記中継電極および前記インナーリードと
が、所定の対応関係に基づき電気的接続を施すよう、電
気めっきにより接続されてなることを特徴とする。
【0008】また、請求項2の発明は、前記中継電極
が、金属膜からなることを特徴とする。
が、金属膜からなることを特徴とする。
【0009】また、請求項3の発明は、前記中継電極
が、透明導電膜からなることを特徴とする。
が、透明導電膜からなることを特徴とする。
【0010】さらに、請求項4の発明は、前記中継電極
が、透明導電膜および金属膜が、ガラス基板側からこの
順序に形成されてなることを特徴とする。
が、透明導電膜および金属膜が、ガラス基板側からこの
順序に形成されてなることを特徴とする。
【0011】さらに、請求項5の発明の半導体装置で
は、請求項1〜請求項4の何れかに記載のリードフレー
ムのアイランド上に、半導体集積回路の端子と前記中継
電極とが、所定の対応関係に基づき電気的接続を施すよ
う、バンプにより接続し、搭載されてなることを特徴と
する。
は、請求項1〜請求項4の何れかに記載のリードフレー
ムのアイランド上に、半導体集積回路の端子と前記中継
電極とが、所定の対応関係に基づき電気的接続を施すよ
う、バンプにより接続し、搭載されてなることを特徴と
する。
【0012】さらに、請求項6の発明は、半導体集積回
路の端子と前記中継電極とが、異方性導電樹脂により接
続されてなることを特徴とする。
路の端子と前記中継電極とが、異方性導電樹脂により接
続されてなることを特徴とする。
【0013】さらに、請求項7の発明は、前記バンプ
が、半田バンプまたは金バンプであることを特徴とす
る。
が、半田バンプまたは金バンプであることを特徴とす
る。
【0014】さらに、請求項8の発明は、バンプによる
接続に換えて、ワイヤボンディングにより接続されてな
ることを特徴とする。
接続に換えて、ワイヤボンディングにより接続されてな
ることを特徴とする。
【0015】上記したように、前記中継電極の形成方法
としては概ね三通りに分けられる。すなわち、(イ)金
属膜からなる場合、(ロ)透明導電膜および金属膜が、
ガラス基板側からこの順序に形成されてなる場合、そし
て(ハ)透明導電膜からなる場合、である。
としては概ね三通りに分けられる。すなわち、(イ)金
属膜からなる場合、(ロ)透明導電膜および金属膜が、
ガラス基板側からこの順序に形成されてなる場合、そし
て(ハ)透明導電膜からなる場合、である。
【0016】まず、(イ)の場合には、例えば、公知の
気相成長法等によりガラス基板上の全面に金属薄膜を形
成した後に、フォトリソグラフィー法により所望する中
継電極のパターンを得て、場合によってはさらに電気め
っき法を用いて所望する厚さと材質を有する構成の中継
電極を形成する。あるいは、あらかじめ所望する中継電
極のパターンを有するマスクを介して、公知の気相成長
法等により中継電極を得た後、場合によっては、前記の
如くさらに電気めっき法によって所望する厚さと材質を
有する構成の中継電極を形成する。
気相成長法等によりガラス基板上の全面に金属薄膜を形
成した後に、フォトリソグラフィー法により所望する中
継電極のパターンを得て、場合によってはさらに電気め
っき法を用いて所望する厚さと材質を有する構成の中継
電極を形成する。あるいは、あらかじめ所望する中継電
極のパターンを有するマスクを介して、公知の気相成長
法等により中継電極を得た後、場合によっては、前記の
如くさらに電気めっき法によって所望する厚さと材質を
有する構成の中継電極を形成する。
【0017】また、(ロ)の場合には、例えば、ガラス
基板に、公知の気相成長法等により透明導電膜を全面に
形成した後に、前記の如くフォトリソグラフィー法や電
気めっき法を用いて所望する中継電極を形成する。ある
いは、ガラス基板に、公知の気相成長法等により、マス
クを介して選択的に透明導電膜パターンを形成した後
に、前記の如くフォトリソグラフィー法や電気めっき法
あるいは無電解めっき法を用いて、前記透明導電膜パタ
ーン上に金属膜が形成されてなる所望の中継電極を得
る。
基板に、公知の気相成長法等により透明導電膜を全面に
形成した後に、前記の如くフォトリソグラフィー法や電
気めっき法を用いて所望する中継電極を形成する。ある
いは、ガラス基板に、公知の気相成長法等により、マス
クを介して選択的に透明導電膜パターンを形成した後
に、前記の如くフォトリソグラフィー法や電気めっき法
あるいは無電解めっき法を用いて、前記透明導電膜パタ
ーン上に金属膜が形成されてなる所望の中継電極を得
る。
【0018】そして、(ハ)の場合には、例えば前記
(ロ)中で使用したそれぞれの方法を途中まで行ない、
透明導電膜からなる前記中継電極を形成する。
(ロ)中で使用したそれぞれの方法を途中まで行ない、
透明導電膜からなる前記中継電極を形成する。
【0019】
【作用】本発明のリードフレームおよび半導体装置にお
いては、アイランド部を構成する材質がガラス基板であ
り、全体的に従来より広面積のアイランド部であること
により、半導体集積回路の放熱特性が向上する。
いては、アイランド部を構成する材質がガラス基板であ
り、全体的に従来より広面積のアイランド部であること
により、半導体集積回路の放熱特性が向上する。
【0020】材質がガラス基板であることによる前記特
性は、半導体集積回路(シリコン等を基材としている)
との熱膨張係数が同等であり、このため、半導体装置の
使用時の発熱により発生する、集積回路へかかる余分な
応力を緩和することができるということに依存する。
性は、半導体集積回路(シリコン等を基材としている)
との熱膨張係数が同等であり、このため、半導体装置の
使用時の発熱により発生する、集積回路へかかる余分な
応力を緩和することができるということに依存する。
【0021】また、中継電極として、所定パターン化し
た導電膜を用いていることにより、従来の、中継電極を
採用せず、金属板を所定パターン化したインナーリード
に比較して、パターンの高精細化等が容易となる。
た導電膜を用いていることにより、従来の、中継電極を
採用せず、金属板を所定パターン化したインナーリード
に比較して、パターンの高精細化等が容易となる。
【0022】加えて、前記中継電極と前記インナーリー
ドの電気的接続に電気めっきを用いているため、前記各
中継電極と前記各インナーリードとの接続が一括で行
え、製造効率を上げることが出来る。また、めっきの種
類によっては、前記中継電極と前記インナーリード部の
電気的特性を向上させることができる。さらに、バンプ
やワイヤーボンディング等と異なり、接続面積が大きく
取れることから、集積回路から発生する熱を効率よく外
部に伝えることが可能となる。
ドの電気的接続に電気めっきを用いているため、前記各
中継電極と前記各インナーリードとの接続が一括で行
え、製造効率を上げることが出来る。また、めっきの種
類によっては、前記中継電極と前記インナーリード部の
電気的特性を向上させることができる。さらに、バンプ
やワイヤーボンディング等と異なり、接続面積が大きく
取れることから、集積回路から発生する熱を効率よく外
部に伝えることが可能となる。
【0023】さらに、前記中継電極と前記集積回路との
間の電気的接続に、バンプや異方性導電樹脂を使用する
ことが容易となる。このとき特に、使用しているガラス
基板の透明性を利用できることから、裏面側からの位置
合わせが容易となる。また、多ピン化・狭ピッチ化・お
よび高精細化の程度によっては、技術が円熟期にさしか
かっているワイヤボンディングもまだ利用することがで
きることから、柔軟性に富んだ製造方法への対応も容易
となる。
間の電気的接続に、バンプや異方性導電樹脂を使用する
ことが容易となる。このとき特に、使用しているガラス
基板の透明性を利用できることから、裏面側からの位置
合わせが容易となる。また、多ピン化・狭ピッチ化・お
よび高精細化の程度によっては、技術が円熟期にさしか
かっているワイヤボンディングもまだ利用することがで
きることから、柔軟性に富んだ製造方法への対応も容易
となる。
【0024】そして、めっきの種類によっては、前記中
継電極と前記集積回路との間の電気的接続に用いられる
バンプやワイヤーボンディングを容易とする事が可能と
なり、半導体装置をプリント基板等に実装する際の半田
リフロー等を容易にすることもできる。
継電極と前記集積回路との間の電気的接続に用いられる
バンプやワイヤーボンディングを容易とする事が可能と
なり、半導体装置をプリント基板等に実装する際の半田
リフロー等を容易にすることもできる。
【0025】
【実施例】以下、図面を参照して本発明をさらに詳細に
説明する。
説明する。
【0026】<実施例1>図1は、本発明に係わる半導
体装置の一実施例を示す断面説明図である。中央部分に
は、透明導電膜部(中継電極)2とその上に同じパター
ンとして形成された金属膜部(中継電極)3からなる中
継電極を有するガラス基板4を介して、IC・LSI等
の半導体集積回路5が実装され、さらに金属膜部(中継
電極)3とリードフレーム1のインナーリードとを電気
めっきによるめっき被膜7により接続すると共に、前記
被膜7と集積回路5とを、バンプ6により接続する構成
としている。
体装置の一実施例を示す断面説明図である。中央部分に
は、透明導電膜部(中継電極)2とその上に同じパター
ンとして形成された金属膜部(中継電極)3からなる中
継電極を有するガラス基板4を介して、IC・LSI等
の半導体集積回路5が実装され、さらに金属膜部(中継
電極)3とリードフレーム1のインナーリードとを電気
めっきによるめっき被膜7により接続すると共に、前記
被膜7と集積回路5とを、バンプ6により接続する構成
としている。
【0027】具体的な製造工程としては、まずガラス基
板上に透明導電膜(例えば、ITO膜付きガラス基板,
シート抵抗30オーム:松崎真空株式会社製)によるリ
ード状の透明導電膜部(中継電極)2をフォトリソグラ
フィー法により形成する。
板上に透明導電膜(例えば、ITO膜付きガラス基板,
シート抵抗30オーム:松崎真空株式会社製)によるリ
ード状の透明導電膜部(中継電極)2をフォトリソグラ
フィー法により形成する。
【0028】次に、前記透明導電膜部(中継電極)2を
有するガラス基板上に、めっき装置(めっき液として
は、例えばメルテックス株式会社製メルプレートプロセ
ス)によって、ニッケル(膜厚は約0.5μm)による
金属膜部(中継電極)3を形成する。
有するガラス基板上に、めっき装置(めっき液として
は、例えばメルテックス株式会社製メルプレートプロセ
ス)によって、ニッケル(膜厚は約0.5μm)による
金属膜部(中継電極)3を形成する。
【0029】次に、前記金属膜部(中継電極)3とリー
ドフレーム1のインナーリードとを接続するために電気
めっき(パラジウムや銀、金)によって前記金属膜部
(中継電極)3と前記リードフレーム1とをめっき被膜
7によって覆うことで接続すると共に、前記金属膜部
(中継電極)3と集積回路5との間を半田バンプにより
接続する。
ドフレーム1のインナーリードとを接続するために電気
めっき(パラジウムや銀、金)によって前記金属膜部
(中継電極)3と前記リードフレーム1とをめっき被膜
7によって覆うことで接続すると共に、前記金属膜部
(中継電極)3と集積回路5との間を半田バンプにより
接続する。
【0030】その後、これを樹脂封止することによっ
て、半導体装置とした。以上のように製造した半導体装
置においては、リードフレームの中央部分に、前記透明
導電膜部(中継電極)2およびその上に設けられた金属
膜部(中継電極)3を有するガラス基板4を備えること
により、半導体集積回路の実装および半導体装置内の電
気的接続が良品質なものが容易に得られた。
て、半導体装置とした。以上のように製造した半導体装
置においては、リードフレームの中央部分に、前記透明
導電膜部(中継電極)2およびその上に設けられた金属
膜部(中継電極)3を有するガラス基板4を備えること
により、半導体集積回路の実装および半導体装置内の電
気的接続が良品質なものが容易に得られた。
【0031】また、前記中継電極を有する基板はガラス
基板であることにより、半導体集積回路5との熱膨張係
数が同等であり、半導体装置の使用の際、前記集積回路
5へかかる余分な応力を緩和して、集積回路5のクラッ
クの発生を防止できる。
基板であることにより、半導体集積回路5との熱膨張係
数が同等であり、半導体装置の使用の際、前記集積回路
5へかかる余分な応力を緩和して、集積回路5のクラッ
クの発生を防止できる。
【0032】また、前記中継電極と前記インナーリード
の電気的接続に電気めっきを用いているため、前記各中
継電極と前記各インナーリードとの接続が一括で行え、
製造効率を上げることが出来る。
の電気的接続に電気めっきを用いているため、前記各中
継電極と前記各インナーリードとの接続が一括で行え、
製造効率を上げることが出来る。
【0033】また、めっきの種類によっては、前記中継
電極と前記インナーリード部の電気的特性を向上させる
ことができる。
電極と前記インナーリード部の電気的特性を向上させる
ことができる。
【0034】さらに、バンプやワイヤーボンディング等
と異なり、接続面積が大きく取れることから、集積回路
から発生する熱を効率よく外部に伝えることが可能とな
る。
と異なり、接続面積が大きく取れることから、集積回路
から発生する熱を効率よく外部に伝えることが可能とな
る。
【0035】またさらには、めっきの種類によっては、
前記中継電極と前記集積回路との間の電気的接続に用い
られるバンプやワイヤーボンディングを容易とする事が
可能となり、半導体装置をプリント基板等に実装する際
の半田リフロー等を容易にすることもできる。
前記中継電極と前記集積回路との間の電気的接続に用い
られるバンプやワイヤーボンディングを容易とする事が
可能となり、半導体装置をプリント基板等に実装する際
の半田リフロー等を容易にすることもできる。
【0036】また、リードフレームのアイランド部分
に、ガラス基板4を介して前記集積回路を実装すること
により、放熱性能を著しく向上できる。
に、ガラス基板4を介して前記集積回路を実装すること
により、放熱性能を著しく向上できる。
【0037】以上のように、多ピン化・狭ピッチ化・お
よび高精細化に対応することができる半導体装置を得る
ことができた。
よび高精細化に対応することができる半導体装置を得る
ことができた。
【0038】以上から、本実施例からは次のような種々
の効果が得られる。
の効果が得られる。
【0039】(a)リードフレームの中央部分に中継電
極を有したガラス基板を介して、半導体集積回路5を実
装するようにしているので、多ピン化されたリードフレ
ームへの前記集積回路5の実装が容易に可能となる。
極を有したガラス基板を介して、半導体集積回路5を実
装するようにしているので、多ピン化されたリードフレ
ームへの前記集積回路5の実装が容易に可能となる。
【0040】(b)半導体集積回路5の実装にバンプ6
を用いているので、高密度化され、多ピン・高精細のリ
ードフレームを必要とする前記集積回路5の実装が容易
となる。
を用いているので、高密度化され、多ピン・高精細のリ
ードフレームを必要とする前記集積回路5の実装が容易
となる。
【0041】(c)透明導電膜部(中継電極)2を有す
る基板として、ガラス基板4を使用しているので、半導
体装置の使用の際、前記集積回路5へかかる余分な応力
を緩和できると共に、バンプ6の位置合わせや位置ずれ
の確認操作が容易になる。
る基板として、ガラス基板4を使用しているので、半導
体装置の使用の際、前記集積回路5へかかる余分な応力
を緩和できると共に、バンプ6の位置合わせや位置ずれ
の確認操作が容易になる。
【0042】(d)リードフレームの中央部分に、ガラ
ス基板4を介して前記集積回路5を実装しているので、
従来の半導体装置よりも放熱性能を著しく向上させるこ
とが可能となる。
ス基板4を介して前記集積回路5を実装しているので、
従来の半導体装置よりも放熱性能を著しく向上させるこ
とが可能となる。
【0043】(e)透明電極部(中継電極)2とリード
フレーム1のインナーリード部の接続に電気めっきを用
いているため、集積回路実装用のめっきならびにプリン
ト基板への半導体装置実装用のめっきを一括で行える。
また、リードフレームの電気的特性を向上させ、さらに
半導体装置の放熱性能も向上させることができる。
フレーム1のインナーリード部の接続に電気めっきを用
いているため、集積回路実装用のめっきならびにプリン
ト基板への半導体装置実装用のめっきを一括で行える。
また、リードフレームの電気的特性を向上させ、さらに
半導体装置の放熱性能も向上させることができる。
【0044】以上により、集積回路の多機能化、高集積
化、高精細化、および高速処理化という、市場動向に伴
う要求に十分対応することができる。
化、高精細化、および高速処理化という、市場動向に伴
う要求に十分対応することができる。
【0045】次に、本発明の他の実施例について説明す
る。
る。
【0046】<実施例2>図2は、本発明による半導体
装置の他の実施例を示す断面説明図であり、図1と同一
要素には同一符号を付して示してある。すなわち、本実
施例の半導体装置は、図2に示すように、リードフレー
ムの中央部分に備えられた、透明導電膜部(中継電極)
2およびその上に設けられた金属膜部(中継電極)3を
有するガラス基板4を介することにより、IC・LSI
等の半導体集積回路5を実装し、さらに金属膜部(中継
電極)3とインナーリード1との間を、電気めっきによ
るめっき被膜7により接続すると共に、前記被膜7と前
記集積回路5との間を、ワイヤーボンディング9により
接続する構成としている。
装置の他の実施例を示す断面説明図であり、図1と同一
要素には同一符号を付して示してある。すなわち、本実
施例の半導体装置は、図2に示すように、リードフレー
ムの中央部分に備えられた、透明導電膜部(中継電極)
2およびその上に設けられた金属膜部(中継電極)3を
有するガラス基板4を介することにより、IC・LSI
等の半導体集積回路5を実装し、さらに金属膜部(中継
電極)3とインナーリード1との間を、電気めっきによ
るめっき被膜7により接続すると共に、前記被膜7と前
記集積回路5との間を、ワイヤーボンディング9により
接続する構成としている。
【0047】本実施例の半導体装置においても、図1に
示す実施例1と同様の効果を得ることができる。
示す実施例1と同様の効果を得ることができる。
【0048】また、本発明は前述した各実施例に限定さ
れるものではなく、以下のような実施例によっても同様
の効果が得られる。
れるものではなく、以下のような実施例によっても同様
の効果が得られる。
【0049】<実施例3>前述した各実施例では、金属
膜3と集積回路5とを、バンプ6あるいはワイヤーボン
ディング9により接続を行っていたが、これに限らず異
方性導電樹脂を用いて接続しても、前述の場合と同様の
効果が得らるものである。
膜3と集積回路5とを、バンプ6あるいはワイヤーボン
ディング9により接続を行っていたが、これに限らず異
方性導電樹脂を用いて接続しても、前述の場合と同様の
効果が得らるものである。
【0050】<実施例4>また、前述した各実施例で
は、金属膜部(中継電極)3としてニッケルからなるめ
っき膜を形成する場合について説明したが、これに限ら
ず金属膜3として銅などの他の金属を形成することも好
適である。
は、金属膜部(中継電極)3としてニッケルからなるめ
っき膜を形成する場合について説明したが、これに限ら
ず金属膜3として銅などの他の金属を形成することも好
適である。
【0051】<実施例4>さらに、前述した各実施例で
は、金属膜部(中継電極)3と集積回路5との間を、半
田バンプにより接続する場合について説明したが、これ
に限らず金属膜部(中継電極)3と集積回路5との間
を、金バンプにより接続しても、やはり前記同様の効果
が得られるものである。
は、金属膜部(中継電極)3と集積回路5との間を、半
田バンプにより接続する場合について説明したが、これ
に限らず金属膜部(中継電極)3と集積回路5との間
を、金バンプにより接続しても、やはり前記同様の効果
が得られるものである。
【0052】
【発明の効果】以上詳細に説明したように、本発明によ
れば、リードフレームの中央部分に、透明導電膜部また
は金属膜部からなる中継電極を有するガラス基板を介し
て、IC・LSI等の半導体集積回路を実装し、かつ前
記中継電極とインナーリードとを電気めっきで接続し、
また前記中継電極と集積回路との間を、バンプまたは異
方性導電樹脂により、あるいはワイヤボンディングによ
り電気的接続することにより、集積回路の実装が容易
で、電気的接続も良品質で、また放熱性能にも優れお
り、多ピン化・狭ピッチ化・高精細化への対応が可能で
あり、信頼性も高い半導体装置を提供することができ
た。
れば、リードフレームの中央部分に、透明導電膜部また
は金属膜部からなる中継電極を有するガラス基板を介し
て、IC・LSI等の半導体集積回路を実装し、かつ前
記中継電極とインナーリードとを電気めっきで接続し、
また前記中継電極と集積回路との間を、バンプまたは異
方性導電樹脂により、あるいはワイヤボンディングによ
り電気的接続することにより、集積回路の実装が容易
で、電気的接続も良品質で、また放熱性能にも優れお
り、多ピン化・狭ピッチ化・高精細化への対応が可能で
あり、信頼性も高い半導体装置を提供することができ
た。
【0053】
【図1】本発明の一実施例を示す断面説明図である。
【図2】本発明の他の実施例を示す断面説明図である。
【図3】図1を上方から見た平面を示す説明図である。
【図4】図2を上方から見た平面を示す説明図である。
1…リードフレーム 2…透明導電膜部(中継電極) 3…金属膜部(中継電極) 4…ガラス基板 5…集積回路 6…バンプによる接続部 7…電気めっきによる接続部 8…リードフレーム固定用両面テープ 9…ワイヤーボンディング接続
Claims (8)
- 【請求項1】ガラス基板の表面に、半導体集積回路の端
子との間で所定の対応関係に基づき電気的接続を施すよ
う所定パターン状に形成された導電体膜からなる中継電
極を有する構成のアイランドと、 前記中継電極との間で所定の対応関係に基づき電気的接
続を施すインナーリード、およびアウターリードとを有
し、 前記中継電極および前記インナーリードとが、所定の対
応関係に基づき電気的接続を施すよう、電気めっきによ
り接続されてなるリードフレーム。 - 【請求項2】前記中継電極が、金属膜からなる請求項1
に記載のリードフレーム。 - 【請求項3】前記中継電極が、透明導電膜からなる請求
項1に記載のリードフレーム。 - 【請求項4】前記中継電極が、透明導電膜および金属膜
が、ガラス基板側からこの順序に形成されてなる請求項
1に記載のリードフレーム。 - 【請求項5】請求項1〜請求項4の何れかに記載のリー
ドフレームのアイランド上に、半導体集積回路の端子と
前記中継電極とが、所定の対応関係に基づき電気的接続
を施すよう、バンプにより接続し、搭載されてなる半導
体装置。 - 【請求項6】半導体集積回路の端子と前記中継電極と
が、異方性導電樹脂により接続されてなる請求項5に記
載の半導体装置。 - 【請求項7】前記バンプが、半田バンプまたは金バンプ
であることを特徴とする請求項5または請求項6に記載
の半導体装置。 - 【請求項8】バンプによる接続に換えて、ワイヤボンデ
ィングにより接続されてなる請求項5に記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23470592A JPH0685139A (ja) | 1992-09-02 | 1992-09-02 | リードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23470592A JPH0685139A (ja) | 1992-09-02 | 1992-09-02 | リードフレームおよびそれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0685139A true JPH0685139A (ja) | 1994-03-25 |
Family
ID=16975102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23470592A Pending JPH0685139A (ja) | 1992-09-02 | 1992-09-02 | リードフレームおよびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0685139A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007282247A (ja) * | 2001-03-26 | 2007-10-25 | Daniel Luch | 導電性パターン、アンテナ及び製造方法 |
JP2017178687A (ja) * | 2016-03-30 | 2017-10-05 | 東京応化工業株式会社 | 金属酸化物膜形成用塗布剤及び金属酸化物膜を有する基体の製造方法 |
-
1992
- 1992-09-02 JP JP23470592A patent/JPH0685139A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007282247A (ja) * | 2001-03-26 | 2007-10-25 | Daniel Luch | 導電性パターン、アンテナ及び製造方法 |
JP2017178687A (ja) * | 2016-03-30 | 2017-10-05 | 東京応化工業株式会社 | 金属酸化物膜形成用塗布剤及び金属酸化物膜を有する基体の製造方法 |
WO2017170750A1 (ja) * | 2016-03-30 | 2017-10-05 | 東京応化工業株式会社 | 金属酸化物膜形成用塗布剤及び金属酸化物膜を有する基体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
TWI316749B (en) | Semiconductor package and fabrication method thereof | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
JPH09199535A (ja) | 半導体集積回路の電極構造およびそのパッケージ形成方法 | |
JPH06132474A (ja) | 半導体装置 | |
JPH07201864A (ja) | 突起電極形成方法 | |
JP3419915B2 (ja) | リードレスタイプ半導体モジュール | |
JPH0432541B2 (ja) | ||
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP2003218278A (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
JPH0685139A (ja) | リードフレームおよびそれを用いた半導体装置 | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JPH05218268A (ja) | 半導体装置 | |
JPH06177315A (ja) | 多層リードフレーム | |
JP3529507B2 (ja) | 半導体装置 | |
JP3084648B2 (ja) | 半導体装置 | |
JP2872548B2 (ja) | 半導体装置の製造方法 | |
JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
JP3297959B2 (ja) | 半導体装置 | |
JPH10340925A (ja) | 半導体装置およびその製造方法 | |
JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
JP3091779B2 (ja) | 半導体装置用リードフレームの製造方法 | |
JPH05144821A (ja) | 半導体装置 | |
JP2652222B2 (ja) | 電子部品搭載用基板 |