JPH0777562A - ショート故障診断データ生成方法 - Google Patents

Abstract

(57)【要約】 【目的】 縮退故障モデルに対する従来の診断データ生
成プログラムを用いて、少ないプログラム開発規模でシ
ョート故障の診断データを生成する。 【構成】 バウンダリスキャン機能が組み込まれたＬＳ
Ｉとクラスタ４間のショート故障（例えば、Ｓ１−Ｓ２
間）の診断を可能にするために、ショート故障モデル回
路８を挿入する。ショート故障モデル回路８は、クラス
タ４の入力信号Ｓ１、Ｓ２のショート故障を、モデル回
路内の信号の縮退故障に置き換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ、実装基板など
の論理回路の診断方法に関し、特に信号ネット間のショ
ート故障の診断データ生成方法に関する。

【０００２】

【従来の技術】従来、信号ネット間のショート故障の検
出については、（１）ソース−シンク間に論理回路がな
い場合と、（２）ソース−シンク間に論理回路がある場
合に分けて診断技術が開発されてきた。

【０００３】上記（１）の従来技術としては、ＩＥＥＥ
１１４９．１でバウンダリスキャン（以降、ＢＳとい
う）アーキテクチャの標準化に伴い、ＢＳセル間の信号
ネットのショート故障診断パターンに関して、種々研究
開発されている。このＢＳセル間の信号の配線テストで
は、ソース側の信号値がシンク側へそのまま伝播される
ため、診断データは定型的なテストパターンとして比較
的容易に生成することができる。

【０００４】このため、多くの論文では（例えば下記
（ａ）、（ｂ）の文献）、配線のオープン故障やショー
ト故障を少ないパターン数で、かつ故障解析を如何にし
て効率的に行うかという観点から論じている。

【０００５】（ａ）Ａ．Ｈａｓｓａｎ，Ｊ．Ｒａｊｓｋ
ｉ，ａｎｄ Ｖ．Ｋ．Ａｇｒａｗａｌ’Ｔｅｓｔｉｎｇ
ａｎｄ Ｄｉａｇｎｏｓｉｓ ｏｆ Ｉｎｔｅｒｃｏ
ｎｎｅｃｔｓ Ｕｓｉｎｇ ＢＳ Ａｒｃｈｉｔｅｃｔ
ｕｒｅ’ＩＥＥＥ ＩＴＣ Ｐｒｏｃｅｅｄｉｎｇｓ，
ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ Ｐｒｅ
ｓｓ，Ｌｏｓ Ａｌａｍｉｔｏｓ，Ｃａｌｉｆ．１９８
８，ｐｐ１２６−１３７ （ｂ）Ａ．Ｈａｓｓａｎ，Ｊ．Ｒａｊｓｋｉ，Ｖ．Ｋ．
Ａｇｒａｗａｌ，ａｎｄＢ．Ｎ．Ｄｏｓｔｉｅ’Ｔｅｓ
ｔｉｎｇ ｏｆ Ｇｌｕｅ Ｌｏｇｉｃ Ｉｎｔｅｒｃ
ｏｎｎｅｃｔｓｕｓｉｎｇ ＢＳ Ａｒｃｈｉｔｅｃｔ
ｕｒｅ’ＩＥＥＥ ＩＴＣ Ｐｒｏｃｅｅｄｉｎｇｓ，
ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ Ｐｒｅ
ｓｓ，Ｌｏｓ Ａｌａｍｉｔｏｓ，Ｃａｌｉｆ．１９８
９，ｐｐ７００−７１１ しかし、上記論文においては、前述した（２）のＢＳセ
ル間に非ＢＳ部品の論理回路がある場合のショート故障
テストパターンに関して、その生成方法が述べられてい
ない。

【０００６】また、前述した（２）のショート故障に関
しては、ショートした箇所にそのショート故障に対応し
た演算を行うことにより、そのショート故障のテストパ
ターンを求める方法が「論理回路の故障診断（上）」
（樹下，藤原：工学図書株式会社，１９８３）に記載さ
れている。

【０００７】

【発明が解決しようとする課題】ところで、縮退故障の
入力テストパターンを自動生成するための代表的なアル
ゴリズムとしてはＤアルゴリズムが挙げられる（これに
ついては、Ｊ．Ｐ．Ｒｏｔｈ：”Ｄｉａｇｎｏｓｉｓ
ｏｆ Ａｕｔｏｍａｔａ Ｆａｉｌｕｒｅｓ：Ａｃａｌ
ｉｃｕｌｕｓ ａｎｄ ａ ｍｅｔｈｏｄ，”ＩＢＭ
Ｊｏｕｒｎａｌｏｆ Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅ
ｖｅｌｏｐｍｅｎｔ，ｖｏｌ．１０，ｐｐ．２７８−２
９１，Ｊｕｌｙ １９６６を参照）。

【０００８】このテスト生成アルゴリズムでは、演算素
子毎に論理演算式を考慮する必要があり、前述した
（２）の演算を、本アルゴリズムに適用するにはショー
ト故障の論理演算式を取り扱えるように、従来プログラ
ムの大規模な変更が必要になる。また、入力データパタ
ーンに対する各出力ピンの期待値算出や故障解析用の故
障辞書を自動生成する故障シミュレーションをショート
故障について行うためには、テスト生成アルゴリズムと
は異なる演算を独自に行う必要があり、この結果さらに
大規模な変更を要するという問題がある。

【０００９】本発明の目的は、縮退故障モデルに対する
従来の診断データ生成プログラムを用いて、少ないプロ
グラム開発規模でショート故障の診断データを生成する
ショート故障診断データ生成方法を提供することにあ
る。

【００１０】

【課題を解決するための手段】前記目的を達成するため
に、本発明では、信号ネット間のショート故障の診断デ
ータを生成する方法において、ショート故障を仮定した
信号群のソースとシンク間に、ショート故障を縮退故障
に変換する手段を設け、該手段を用いて信号群間のショ
ート故障の診断データを生成することを特徴としてい
る。

【００１１】

【作用】バウンダリスキャン機能が組み込まれたＬＳＩ
と、ＳＳＩやＭＳＩなどからなる論理回路間のショート
故障の診断を可能にするために、ショート故障モデル回
路を設ける。このショート故障モデル回路は、論理回路
の入力信号間のショート故障を縮退故障に置き換える。
ショート故障を縮退故障としてモデル化することができ
るので、既存の診断データ生成プログラムでショート故
障診断データを生成することができる。

【００１２】

【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図２は、本発明が適用されるＢＳ回路組
込み実装基板を示す。図２において、ＬＳＩ１、２に
は、ＩＥＥＥ１１４９．１で規定されているＢＳ（バウ
ンダリスキャン）機能が組み込まれている。すなわち、
３−１（Ｃ１）から３−１３（Ｃ１３）はＢＳセルであ
り、ＬＳＩ入出力ピンとＬＳＩ内部回路間に組み込ま
れ、ＬＳＩの入出力ピンを、実装基板の端子（ＴＤＩ，
ＴＤＯ）から制御、観測可能にしている。

【００１３】回路４は、ＢＳ機能を有しないＳＳＩ（ｓ
ｍａｌｌ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒ
ｃｕｉｔ）やＭＳＩ（ｍｅｄｉｕｍ ｓｃａｌｅ ｉｎ
ｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などから構成され
た論理回路であり、クラスタと呼ばれる。クラスタ４の
入力信号５（Ｓ１からＳ３）はＢＳ組み込みＬＳＩ１の
入出力ピンに接続され、出力信号６（Ｓ４、Ｓ５）はＢ
Ｓ組み込みＬＳＩ２の入出力ピンに接続されている。ま
た、ＬＳＩ１，２の入出力ピン間には、クラスタ４を介
することなく直接接続された直結信号７（ＢＳ１，ＢＳ
２）も設けられている。

【００１４】ＢＳ組み込みＬＳＩ１，２間の直結信号７
（ＢＳ１，ＢＳ２）の配線テストは、前掲した論文
（ａ）、（ｂ）に記載の定型的なテストパターンでテス
トすることができ、またＢＳ１とＢＳ２間のショート故
障も診断可能である。

【００１５】クラスタ４の入出力信号である信号Ｓ１〜
Ｓ５間の配線故障のうち、配線オープン故障はクラスタ
内ＳＳＩ／ＭＳＩの縮退故障として検出可能であるが、
ショート不良は縮退故障としては検出されない場合があ
り、従来技術で述べた（ａ）のＢＳセル間直結信号のシ
ョート故障検出パターンによっても検出できない場合が
ある。

【００１６】そこで、本発明では、ＬＳＩ−クラスタ間
のショート故障（例えば、Ｓ１−Ｓ２間）の診断を可能
にするものである。図１は、ショート故障モデル回路を
挿入した本発明の実施例の構成を示す。

【００１７】ショート故障モデル回路８は、クラスタ４
の入力信号Ｓ１、Ｓ２のショート故障を検出するための
テストパターンを、従来の縮退故障でモデル化するため
の回路であり、つまり、このようなモデル回路を設ける
ことによって、ショート故障を、モデル回路内の信号の
縮退故障に置き換えたものである。

【００１８】図３は、ショート故障モデル回路８の具体
的な構成を示す。なお、この構成は、ＣＭＯＳ，ＴＴＬ
系の場合である。図３において、信号Ｓ１とショート故
障モデル回路８の信号ＳＩＧ１が接続され、信号Ｓ２と
モデル回路８の信号ＳＩＧ２が接続され、クラスタ４の
入力信号Ｓ１’とモデル回路８の信号ＯＳ１が接続さ
れ、クラスタ４の入力信号Ｓ２’とモデル回路８の信号
ＯＳ２が接続されている。このモデル回路は、図３に示
す実装基板においては、信号Ｓ１，Ｓ２のソース側にあ
るＬＳＩ出力ピンとシンク側にあるクラスタ４の入力ピ
ンとの間に挿入される。そして、挿入後は、シンク側信
号には別の名前Ｓ１’，Ｓ２’が付与される。

【００１９】モデル回路８の信号ＬＯＷは、正常時には
“０”に固定されている。そして、ショート時には
“１”に固定され、ＳＩＧ１とＳＩＧ２間のショート故
障は、ゲートｇ２の出力ピン２（以下、ｇ２−２ピンと
いう）の“１”縮退故障と等価になる。すなわち、ショ
ート時の真理値表から明らかなように、ＳＨＯＲＴ＝１
で、ＳＩＧ１＝ＳＩＧ２＝１のときＯＳ１＝ＯＳ２＝１
となり、ＳＩＧ１＝ＳＩＧ２＝０のときＯＳ１＝ＯＳ２
＝０となって、ショート故障がモデル化される。

【００２０】なお、正常時には、ＳＨＯＲＴ＝０で、Ｓ
ＩＧ１の入力信号レベルに応じて、ゲートｇ６、ｇ８を
介してＯＳ１に出力され、ＳＩＧ２の入力信号レベルに
応じて、ゲートｇ７、ｇ９を介してＯＳ２に出力され、
モデル回路８は、信号Ｓ１、Ｓ２を単にスルーする回路
となる。

【００２１】図４は、クラスタの診断データ生成のフロ
ーチャートであり、クラスタの診断データの一部とし
て、ショート故障用診断データを生成する。まず、ステ
ップ２１の処理では、クラスタ回路の縮退故障用の診断
データを生成し、ステップ２２、２３の処理では、クラ
スタ４の入出力ピンのうち、近接ピン間（図１のＣ７と
Ｃ６、Ｃ６とＣ５など）のショート故障用診断データを
生成し、ステップ２４の処理では、ステップ２１〜２３
で生成した診断データを統合し、１種類のＬＳＩの診断
データとして出力する。

【００２２】実論理とショート故障モデル回路８の縮退
故障を同時生成すると、該ショート故障モデル回路８の
ｇ２−２ピン以外の部分についても故障仮定され診断デ
ータが生成されるため、実論理の縮退故障とショート故
障の診断データ生成は別々に実行される。

【００２３】図５は、ショート故障用診断データ生成の
フローチャートであり、図４のステップ２３の処理の詳
細を示す。ステップ３１の処理では、ショート故障を仮
定した信号のショート故障モデル回路８を生成し（図１
の回路を生成）、ステップ３２の処理では、ｇ２−２ピ
ンの“１”縮退故障のテストパターンを生成し、故障シ
ミュレーションを行う。この“１”縮退故障のテストパ
ターンとしては、例えば、図３の真理値表において、Ｓ
ＩＧ１＝０，ＳＩＧ２＝１のパターン、ＳＩＧ１＝１，
ＳＩＧ２＝０のパターンが生成されて、シミュレーショ
ンする。このテストパターンに対しては、ＯＳ１、ＯＳ
２は共に０を出力することから、故障が検出される。ス
テップ３３の処理ではテスト生成が成功したか否かを判
定する（つまり、入力されたテストパターンによって故
障が検出されたか否かを判定する）。

【００２４】成功した場合は、ステップ３４の処理で、
そのテストパターンを登録し、ステップ３５の処理で故
障辞書に登録し、ステップ３６の処理で、検出可能故障
として登録する。成功しない場合は、ステップ３７の処
理で、検出不可故障として登録し、ステップ３８の処理
では全ての対象信号のテスト生成について試行が終了し
たかを判定し、終了していないときは、ステップ３１の
処理に戻り、次の信号（つまり、次のショート故障）の
診断データを生成する。終了したときは、ステップ３９
の処理で、ショート故障対応表を出力する。ここでは、
ｇ２−２ピンとショート故障を仮定した信号対との対応
表を出力する。このように、本実施例では、ショート故
障１個毎に診断データを生成している。

【００２５】図６は、故障辞書とショート故障対応表の
関係を示す図であり、この表は、診断時に検出された故
障の位置指摘のために使用されるデータであり、診断デ
ータとして格納される。

【００２６】故障辞書は、ショート故障用の辞書（図５
で生成）と縮退故障用の辞書（図４のステップ２１の処
理で生成）からなり、テストパターン番号毎のテストフ
ェールする出力ピン（例えば、図１のＳ４，Ｓ５）と、
故障候補点（例えば、ｇ２−２）が格納されている。ま
た、ショート故障対応表は、ショート故障モデル回路の
故障位置（故障候補点ｇ２−２／１）とショート故障を
仮定した信号の組（例えば、Ｓ１−Ｓ２）が格納されて
いる。なお、故障候補点は、ゲート名−ピン番号／故障
値（１または０）で表される。

【００２７】図７は、故障解析のフローチャートであ
る。故障解析を行うときに、図６に示した故障辞書を用
いる。図６の故障辞書のテストパターンは、前半がショ
ート故障用テストパターンであり、後半が縮退故障用テ
ストパターンであるので、縮退故障用テストパターンの
第１目の番号を診断データ内に保持すれば、ステップ４
１の処理で、フェールしたテストパターン番号からショ
ート故障用テストパターンか、縮退故障用テストパター
ンかを判断することができる。縮退故障用テストパター
ン番号のときは、ステップ４４の処理で、通常の縮退故
障用テストの故障解析を行う。

【００２８】ショート故障のなかには、通常の縮退故障
用テストパターンでフェールするものもあるが、ショー
ト故障用テストパターンでフェールしていれば、ステッ
プ４２の処理で優先的にショート故障として扱う。ショ
ート故障の場合、故障候補点をキーとして、図６のショ
ート故障対応表を探索し、ステップ４３の処理でショー
トした可能性のある信号対を抽出する。ショート故障対
応表を探索しても、故障候補点がないときは、ステップ
４５の処理で故障位置不明として出力する。

【００２９】本実施例では、ショート故障は一組の信号
対毎にテストパターンを生成しているので、一つのフェ
ールしたテストパターンには一組のショート故障信号対
が対応することになる。

【００３０】このように、本実施例では、従来の縮退故
障用テスト生成プログラムを流用して、クラスタの近接
ピン間ショート故障用診断データを生成することが可能
となる。

【００３１】図８は、ショート故障用診断データを実行
するテスタのフローチャートである。すなわち、本発明
によって生成されたショート故障用診断データ（図６）
を実行し、図２に示す実装基板（論理回路）を検査する
テスタの処理フローチャートである。

【００３２】ステップ５１の処理で、論理回路に電源を
投入し、ステップ５２に示す処理でテストパターン（図
６）を論理回路のＴＤＩに１パターンずつ加える。ステ
ップ５３に示す処理では、ＴＤＯで観測した出力値と診
断データ内の期待値を比較する。一致していれば、ステ
ップ５４の処理で全てのテストパターンを実行したか調
べ、全てを実行していないときは、ステップ５２に戻っ
て、次のテストパターンを実行する。全てのテストパタ
ーンを実行すると、ステップ５６の処理で電源を切断し
て、ステップ５７の処理で、検査パスしたことを出力す
る。

【００３３】不一致の場合、実行したテストパターンの
番号と、診断データ内に保持されている第１目の縮退故
障用テストパターンの番号とを比較し、ショート故障用
テストパターンか否かを判定する。実行したテストパタ
ーンの番号が第１目の縮退故障用テストパターンの番号
より小さいときは、実行したテストパターンはショート
故障用テストパターンであるので、ステップ５６の処理
では、実装基板上の配線パターンのショートと仮定し、
ショートによる部品の損傷を防止するために、即時電源
を切断する。そして、ステップ５８の処理で、フェール
した旨とテストパターン番号を出力する。なお、この実
施例では、第１目の縮退故障用テストパターンの番号を
診断データ内に保持しているが、テスタ制御用の情報と
して診断データとは独立にテスタに供給するようにして
もよい。

【００３４】なお、上記した実施例では、一組の信号対
毎にショート故障用診断データを生成したが、これを複
数組の信号対毎のショート故障用診断データを生成する
ように変更することができる。すなわち、図９は、複数
組の信号対のショート故障用診断データ一括生成回路を
示す。各ショート故障モデル回路８の信号ＬＯＷに番号
を付与して（ＬＯＷｎ，ｎ＝１，２，３．．）、各信号
ＬＯＷを区別するとともに、各ショート故障モデル回路
８内の他の信号名やゲートを区別するための情報を付与
する必要がある。

【００３５】図９に示す回路では、故障仮定を各ショー
ト故障モデル回路８のｇ２−２ピンに一斉に行い、診断
データ生成を一斉に行うことにより、テストパターン生
成から故障シミュレーションまでのオーバヘッドを削減
することができる。ただし、ショート故障は、一つの回
路に対して一組の信号対のみ発生することが前提であ
る。また、故障仮定位置は、ゲートｇ２の入力ピン１で
もよい。

【００３６】また、上記実施例では、２本の信号間のシ
ョート故障を前提にしていたが、これを３本の信号間の
ショート故障に変更することが可能である。図１０は、
３本の信号間のショート故障モデル回路を示す。このよ
うに構成することにより、前述した実施例と同様に、診
断データを生成することが可能となる。また、図１０を
拡張して、ｎ本の信号間のショート故障モデル回路を構
成することもできる。

【００３７】また、上記実施例では入力信号のショート
故障を例示したが、出力信号間のショート故障について
も、図３のショート故障モデル回路を用いて診断データ
の生成が可能である。

【００３８】さらに、上記実施例ではＣＭＯＳ／ＴＴＬ
系回路のショート故障を前提としたが、これに限定され
るものではなく、図１１に示すように、図３のゲートｇ
３（ＡＮＤゲート）をＯＲゲートに変更することによっ
てＥＣＬ系のショート故障モデル回路を構成することが
できる。

【００３９】また、図２のＢＳセル間の直結信号（ＢＳ
１，ＢＳ２）とクラスタ４の入出力信号間のショート故
障の診断データを生成するためには、つまり例えば、Ｂ
Ｓ１とＳ２のショート故障の診断データを生成するため
に、ＢＳセル間の直結信号を入出力信号として含む、図
１２のショート故障診断データを生成すればよい。

【００４０】上記したように、入出力ピン間のショート
故障ではフィードバックループが形成されるが、図３の
回路を入出力信号のシンク−ソース間に挿入しているの
で、フィードバックループ自体のモデル化が可能であ
る。ただし、テストデータ生成プログラムは、非同期順
序回路のテストデータ生成が可能である必要がある。

【００４１】さらに、本発明は実装基板のクラスタ入出
力近接ピン間のショート故障だけではなく、任意の論理
回路内信号のショート故障に対しても適用可能である。
すべての信号間のショート故障の組み合わせは、信号数
をＮとすると、Ｎ！／２！（Ｎ−２）！通りの組み合わ
せがあるので、配線経路が近接している信号対のみを抽
出して、ショート故障用診断データを生成することも可
能である。

【００４２】また、本実施例では、論理表現データその
ものにショート故障モデル回路を追加しているので、複
数のショート故障の診断データを同時に生成する場合、
モデル回路内のゲート数がショート故障の個数に比例し
て増加してしまう。これに対処するため、図３のショー
ト故障モデル回路と等価な機能を有する多機能セルを論
理表現データの基本セルとして定義し、論理表現データ
のデータ量を削減する方法を採るようにすればよい。ま
た、テストデータ生成プログラム内のテーブルのみにシ
ョート故障モデル回路を表現すれば、論理表現データの
データ量自体を全く増加させることなくショート故障を
モデル化することも可能である。

【００４３】

【発明の効果】以上、説明したように、本発明によれ
ば、ショート故障を縮退故障としてモデル化しているの
で、既存の診断データ生成プログラムによってショート
故障診断データを生成することができ、またテスタによ
ってショート故障の診断が可能になる。

【図面の簡単な説明】

【図１】ショート故障モデル回路を挿入した本発明の実
施例の構成を示す。

【図２】本発明が適用されるＢＳ回路組込み実装基板を
示す。

【図３】ショート故障モデル回路の具体的な構成を示
す。

【図４】クラスタの診断データ生成のフローチャートで
ある。

【図５】ショート故障用診断データ生成のフローチャー
トである。

【図６】故障辞書とショート故障対応表の関係を示す図
である。

【図７】故障解析のフローチャートである。

【図８】ショート故障用診断データを実行するテスタの
フローチャートである。

【図９】複数組の信号対のショート故障用診断データ一
括生成回路を示す。

【図１０】３本の信号間のショート故障モデル回路を示
す。

【図１１】ＥＣＬ系のショート故障モデル回路を示す。

【図１２】ＢＳセル間ネットを含むクラスタを示す。

【符号の説明】

１、２ ＬＳＩ ３−１〜３−１３ ＢＳセル ４ クラスタ ５ クラスタ入力信号 ６ クラスタ出力信号 ７ ＢＳセル直結信号 ８ ショート故障モデル回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 信号ネット間のショート故障の診断デー
   タを生成する方法において、ショート故障を仮定した信
   号群のソースとシンク間に、ショート故障を縮退故障に
   変換する手段を設け、該手段を用いて信号群間のショー
   ト故障の診断データを生成することを特徴とするショー
   ト故障診断データ生成方法。