JPS6095653U - デ−タバス制御装置 - Google Patents

デ−タバス制御装置

Info

Publication number
JPS6095653U
JPS6095653U JP18642183U JP18642183U JPS6095653U JP S6095653 U JPS6095653 U JP S6095653U JP 18642183 U JP18642183 U JP 18642183U JP 18642183 U JP18642183 U JP 18642183U JP S6095653 U JPS6095653 U JP S6095653U
Authority
JP
Japan
Prior art keywords
data bus
microprocessor
control device
bus control
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18642183U
Other languages
English (en)
Inventor
吉岡　道雄
大村　久英
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP18642183U priority Critical patent/JPS6095653U/ja
Publication of JPS6095653U publication Critical patent/JPS6095653U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図はデータバス制御装置における従来の構成例を示
したブロック図、第２図は本考案にかかるデータバス制
御装置の一実施例の構成を示したーブロック薗、第３図
は第２図のデータバス制御装置の各信号のタイムチャー
トであり、ａはアドレスストローブ信号、ｂはクロック
の出力信号、Ｃ，ｄおよびｅはＱＷＡＩＴ、　ＩＷＡＩ
Ｔおよび２ＷＡＩＴのタイミングに対応したタイミング
信号、ｆはチップセレクト信号、ｇはＤＴＡＣＫ信号の
タイムチャートである。 −１０・・・マイクロプロセッサ、２０，２０．．２０
２・・・ディバイス、３０・・・非同期データバス、４
０・・・レジスタ、４１，４ｈｔ　　４１２・・・設定
レジスタ、５０・・・制御回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. マイクロプロセッサと、該マイクロプロセッサと非同期
    データバスにより接続されていてマイクロプロセッサか
    らアクセスされたときにデータ処理を行なうディバイス
    と、該ディバイスについてアクセスが開始されて力〜ら
    応答するまでの応答時間が任意に設定されるレジスタと
    、該レジスタからの信号を受けてアクセスが行なわれた
    ディバイスについてその応答時間が経過したとこはでア
    クセスに対する応答を示すデータ確認信号を前記マイク
    ロプロセッサに送る制御回路とを具備したことを特徴と
    するデータバス制御装置。
JP18642183U 1983-12-01 1983-12-01 デ−タバス制御装置 Pending JPS6095653U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18642183U JPS6095653U (ja) 1983-12-01 1983-12-01 デ−タバス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18642183U JPS6095653U (ja) 1983-12-01 1983-12-01 デ−タバス制御装置

Publications (1)

Publication Number Publication Date
JPS6095653U true JPS6095653U (ja) 1985-06-29

Family

ID=30402666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18642183U Pending JPS6095653U (ja) 1983-12-01 1983-12-01 デ−タバス制御装置

Country Status (1)

Country Link
JP (1) JPS6095653U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375960A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd ロジックｌｓｉ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54527A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Control circuit for terminal unit
JPS55110324A (en) * 1979-02-16 1980-08-25 Nec Corp Unit control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54527A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Control circuit for terminal unit
JPS55110324A (en) * 1979-02-16 1980-08-25 Nec Corp Unit control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375960A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd ロジックｌｓｉ

Similar Documents

Publication Publication Date Title
JPS6095653U (ja) デ−タバス制御装置
JPS5851333U (ja) プログラム処理装置
JPS6076392U (ja) レベル表示装置
JPS60184144U (ja) マイクロコンピユ−タ装置
JPS5851352U (ja) アナログ入力コントロ−ラ
JPS601037U (ja) 二者択一回路
JPS6074297U (ja) Ｒａｍアクセス回路
JPS5872798U (ja) Ｐｒｏｍ書込み確認装置
JPS59118048U (ja) 双方向ダイレクトメモリアクセス転送回路
JPS5894021U (ja) マイクロコンピユ−タ
JPS5847945U (ja) 要求信号処理回路
JPS60164258U (ja) デ−タ転送制御装置
JPS60123045U (ja) リ−ド／ライトプロテクシヨン装置
JPS5851361U (ja) マイクロコンピユ−タ制御回路
JPS5884693U (ja) 楽器自動演奏装置
JPS59164382U (ja) 制御監視システム
JPS6057855U (ja) デュアルｃｐｕ方式情報処理装置
JPS6030051U (ja) Ｐｃｍデ−タ発生回路
JPS58171556U (ja) パネル制御装置
JPS58109898U (ja) Ｐ−ｒｏｍライタ
JPS6026673U (ja) デイスク再生装置のポーズ時間制限装置
JPS617000U (ja) メモリ内蔵型ｌｓｉ
JPS6124900U (ja) 選択回路
JPS59166547U (ja) 情報送出回路
JPS59118036U (ja) デ−タ入力回路