JPS5872798U - Prom書込み確認装置 - Google Patents
Prom書込み確認装置Info
- Publication number
- JPS5872798U JPS5872798U JP16733281U JP16733281U JPS5872798U JP S5872798 U JPS5872798 U JP S5872798U JP 16733281 U JP16733281 U JP 16733281U JP 16733281 U JP16733281 U JP 16733281U JP S5872798 U JPS5872798 U JP S5872798U
- Authority
- JP
- Japan
- Prior art keywords
- data
- confirmation device
- write
- retention pulse
- data retention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図は本考案の一実施例を示すブロック図で、1はFRO
M、2はアドレス信号、3はチップセレクト信号、4は
出力データ、5はデータ保持パルス発生回路、6はデー
タ保持パルス、7はデータ保持回路、8は照合データ、
9はデータ照合回路、10は書込みデータ、11は判定
データである。
M、2はアドレス信号、3はチップセレクト信号、4は
出力データ、5はデータ保持パルス発生回路、6はデー
タ保持パルス、7はデータ保持回路、8は照合データ、
9はデータ照合回路、10は書込みデータ、11は判定
データである。
Claims (1)
- FROM書込み確認の際はFROMにあたえるアドレス
信号とチップセレクト信号とから前記FROMのアクセ
ス時間だけ遅延されたデータ保持パルスを発生させるデ
ータ保持パルス発生回路と前記FROMからあデータを
前記データ法持パルスのタイミングに保持するデータ保
持回路と前記データ保持回路の出力と書込みデータを照
合するデータ照合回路とにより構成されることを特徴と
するFROM書込み確認装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16733281U JPS5872798U (ja) | 1981-11-10 | 1981-11-10 | Prom書込み確認装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16733281U JPS5872798U (ja) | 1981-11-10 | 1981-11-10 | Prom書込み確認装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5872798U true JPS5872798U (ja) | 1983-05-17 |
JPS6112635Y2 JPS6112635Y2 (ja) | 1986-04-19 |
Family
ID=29959432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16733281U Granted JPS5872798U (ja) | 1981-11-10 | 1981-11-10 | Prom書込み確認装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5872798U (ja) |
-
1981
- 1981-11-10 JP JP16733281U patent/JPS5872798U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6112635Y2 (ja) | 1986-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5872798U (ja) | Prom書込み確認装置 | |
JPS59165040U (ja) | デ−タ出力制御装置 | |
JPS58190900U (ja) | バブルメモリカセツト装置 | |
JPS5850775U (ja) | 受信装置 | |
JPS60166036U (ja) | プリセツトデ−タ書込み装置 | |
JPS59164382U (ja) | 制御監視システム | |
JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
JPS5984637U (ja) | カ−ド発行機 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS6074297U (ja) | Ramアクセス回路 | |
JPS59164335U (ja) | パルス発生装置 | |
JPS6095653U (ja) | デ−タバス制御装置 | |
JPS613588U (ja) | カウンタ回路 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS58109898U (ja) | P−romライタ | |
JPH0166697U (ja) | ||
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPS59118200U (ja) | バブルメモリ装置 | |
JPS5991042U (ja) | デジタル波形弁別回路 | |
JPS58118599U (ja) | 記憶装置 | |
JPS59174629U (ja) | 入力回路 | |
JPS5851352U (ja) | アナログ入力コントロ−ラ | |
JPS6043081U (ja) | 同期信号補償回路 | |
JPS5884693U (ja) | 楽器自動演奏装置 |