JPS607760A - Ｉｃカ−ドの製造方法 - Google Patents

Ｉｃカ−ドの製造方法

Info

Publication number
JPS607760A
JPS607760A JP58116383A JP11638383A JPS607760A JP S607760 A JPS607760 A JP S607760A JP 58116383 A JP58116383 A JP 58116383A JP 11638383 A JP11638383 A JP 11638383A JP S607760 A JPS607760 A JP S607760A
Authority
JP
Japan
Prior art keywords
chip
card
lead frame
electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58116383A
Other languages
English (en)
Inventor
Tamio Saito
斎藤　民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58116383A priority Critical patent/JPS607760A/ja
Publication of JPS607760A publication Critical patent/JPS607760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49593—Battery in combination with a leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ＩＣチップを実装しカード状に成形される
ＩＣカードの製造方法に関する。
〔発明の技術的背ガ゛とその問題点〕
現在広く用いられているキャッシュカード。
クレジットカード等は、プラスチックカードに磁気スト
ライプを塗布し、これに記録された情報を読取ることで
本人であるか否かの確認が行なえるようにしたものであ
る。このような磁気記録方式のものでは、第三者によっ
て情報が解読され易い、記憶可能な情報量が少々いとい
った欠点がある。
そこで近年、メモｙ　、　ＣＰＵ　＠の機能を有するＩ
　Ｃ（ＬＳＩ　）をカード状基体に実装した、いわゆる
ＩＣカードが開発され、既に実用段階に達しつつある。
このようなＩＣカードの製造方法として、従来、プリン
ト板の上にＩＣチップを搭載し、ワイヤｓｐンディング
によシブリント板上の電極と接続を行なった後、樹脂に
妖め込んでカード状に成形するという方法が一般にとら
れている。
しかしながら、この方法においてはプリント板の厚さが
少なくとも０，５諭は必要であり、これに樹脂の厚さ０
．３圏、ＩＣチップの厚さ０，３咽およびボンデインダ
ス波−ス０．２　ｍｍを足すと、カード全体の厚さは１
３咽と々る。このｌ、　３　ｒｎｍという厚さは従来の
磁気記録方式のカードに比べてかカリ厚く、複数のカー
ドを携帯する人が増えているという最近の傾向を考える
と、ＩＣ’−カードの厚さも１ｆｆｌＩＩ＋以下、好ま
しくは０．５咽〜０７団程度までんくすることが裏：求
される。
また、ＩＣカードの製造技術は満形化が可能であると同
時に、量産性にすぐれていることも重要な条件の一つで
あることはいうまでもない。
〔発明の目的〕
この発明の目的は、薄形化が容易でガを産性に富むＩＣ
カードの製造方法を提供することであるＯ 〔発明の概要〕 この発明は、半導体素子の実装方法の一つとして知られ
ているリードフレーム法をＩＣカードの製造に応用した
ものである。
すなわち、この発明はＩＣチップを搭載するダイア］？
ンディングノぐラド部と、ＩＣチップと外部装置とを接
続するための複数の電極部と、とれらダイボンディング
／Ｊツド部および電極部の外方にこれらと連結して形成
された支持フレーム部とを少なくとも有する厚さ０．２
　ｍ以下のリードフレームを用意し、このリードフレー
ム」二にＩＣチップを琵載するとともに、ＩＣチップと
電極部とをワイヤがンディングによシ接続しり後、リー
ドフレームのグイポンディングパッド部と電極部の所定
部分とを、搭載したＩＣチップとともに樹脂によシカー
ド状にモールドし、次いでリードフレームの禎１脂部か
ら露出した外方部分を切離して、電極部相互を電気的に
分離独立させる工程を含むことを特徴としている。
なお、この方法は電池内蔵型のＩＣカードの４造にも適
用できる。
〔発明の効果〕
この発明によれば、リードフレームがＩＣチップの支持
とその接続を１１〔ねておシ、リードフレームの厚さは
従来のＩＣカードで用いられていたプリント板に比べ格
段に’ｉｆ’ｊｔいため、ＩＣカードの薄形化に大きく
寄与することができる。
特にこのリードフレーム＋（１通常、半導体素子に用い
られているフレームリードのように夕１部机続ビンを一
体に設ける必要がなくＫｋｊｙ！的９：’１７度を要求
されないので、それ自体の厚さも通常夾求される厚さく
　０．５　ｎｒｍ　）より薄くてよくこのこともＩＣカ
ードの薄形化に寄与する。
また、リードフレーム自体の作製がプリント板に比べ簡
単なこと、およびモールドによってカード状の成形を行
なうことがら、工程数が少なく量産に極めて矯しておシ
、ＩＣカードの製造コストの低減を図ることがｎ３能で
ある。
〔発明の実施例〕
第１図（＝）　（ｂ）にリードフレームの４７１．＋７
成を示す。
図において、１はＩＣチップを搭載するダイＨ？ンディ
ングパッド部であシ、対向する２辺がアーム部２　ａ　
ｐ　２　ｂを介して支持フレーム部３に連結されている
。４はＩＣチップと外部装置とを接続するための電極部
であシ、その各一端は支持フレーム部３に連結されてい
る。捷だ、５はループアンテナ部、６はＩＣチップの電
源となる’ｉＩＬ池を搭載する電池パッド部であシ、ア
ーム部７　ａ　ｙ　ｙ　ｂを介して支持フレーム部３に
連結されるとともに、リード部８によってグイポンディ
ングパッドＩと接続されている。このリードフレームの
厚さは０．２　Ｍ以下、好ましくは０．０５咽程度であ
る。
このように構成されたリードフレームのグイポンディン
グパッド部１上に、第２図に示すようにＩＣチップ９を
搭載するとともに、ワイヤ１０をデンディングすること
によって、ＩＣチップ９と電極部４およびループアンテ
ナ部５とを接続する。
次に、第３図に示すように例えばインジェクション法に
よシ、リードフレームの第１図（ａ）の２点鎖線で囲ま
れる領域を樹脂によってカード状にモールドする。すな
わち、支持フレーム３とこれに連なる電極部４、アーム
部２ＩＬ、２ｂ。
７ａ　、７ｂの各一部がモールド樹脂部１０より露出す
るようにモールドを行安う。また、この場合、カード表
面側においては電池ノ４ツド部６の上部に電池収納孔１
２が形成され、またカード裏面側においては電極部４の
表面の一部が露出するようにモールドする。
そして最後に、リードフレームのモールド樹脂部１１よ
り外方部分を第１図の２点鎖線に沿って切断する。これ
により電極部４は相互に電気的に分向トされる。このよ
うにして、第４図に示すように内部にＩＣチップを実装
し、表面の一部に電池収納孔１２を有し、また裏面よシ
ミ極部４の一部が露出して外部装置（例えばカードリー
ダ）と接続可能なＸＣカードが得られる。
こうして得られるＩＣカード（才、厚さがリードフレー
ムとモールド樹脂部との合計厚さとなり、１４以下、例
えば０．７柵程度まで薄くすることは容易である。
また、この方法は工程がリードフレーム作製。
ワイヤデンディング、モールド、切断の４工程で済み、
極めて量産性に富んだ方法といえる。
なお、この発明の他の実施例として、第１図に示したリ
ードフレームを羊位フレームとして多数個一体に形成し
たリードフレーム集合体を用いれば、さらに量産性を向
上させることができる。まだ、鎖４図（ｂ）では電極部
４およびその相互間の部分がモールド樹脂部１１の表面
よシ低くなっているが、電極部４の上に導体で肉付けを
行なうとともに、電極部４の相互間に絶縁体を被着し、
ＩＣカード全体を均一な肉厚にしてもよい。
【図面の簡単な説明】
第１図〜第４図はこの発明の一実施例に係る製造工程を
説明するだめの図で、第１図（ａ）　（ｂ）はリードフ
レームの平面図および断面図、第２図はＩＣチップ搭載
およびワイヤがンディング工程を示す平面図、第３　Ｉ
ｌｌ　（ａ）　（ｂ）　（ｃ）はモールド工程における
平面図とｌｉｊ　’ｉ？ｉｊ図および裏面図、第４図（
ａ）　（ｂ）はＩＣカードの表裏両面から見た余１視図
である。 １・・・ダイビンディングパッド部、３・・・支持フレ
ーム部、４・・・電極部、５・・・ループアンテナ部、
６・・・電池パッド部、８・・・リード部、９・・・Ｉ
Ｃチップ、１０・・・ボンディングワイヤ、１１・・・
モールド樹脂部、１２・・・電池収納孔。 出願人代理人　弁理士　鈴　江　武　彦第１図 （ｂ） 第２図 第３図

Claims (4)

    【特許請求の範囲】
  1. （１）ＩＣチップを実装してカード状に成形されるＩＣ
    カードの製造に際し、ＩＣチップを搭載するメイポンデ
    イングパッド部と、ＩＣチップと外部装置とを接続する
    ための複数の電極部と、これらダイポンプイングツぐラ
    ド部および電極部の外方にこれらと連結して形成された
    支持フレーム部とを少なくとも有する厚さ０，２叫以下
    のリードフレーム上にＩＣチップを搭載するとともに、
    このＩＣチップと前記電極部とをワイヤボンディングに
    よ多接続した後、前記リードフレームのダイポンディン
    グパッド部と電極部の所定部分とを前記ＩＣチップとと
    もに樹脂によシカード状にモールドし、次いで前記リー
    ドフレームの樹脂部外方部分を切離して前記電極部相互
    を電気的に分離することを特徴とするＩＣカードの製造
    方法。
  2. （２）　リードフレームはＩＣチップの電源となる電池
    を搭載する電池ノクツド部およびこれとダイぎンディン
    グパッド部とを接続するリード部を有するものであシ、
    前記モールドは上記電池・ぐツ・・ド上に電池収納孔が
    形成されるように行なわれることを特徴とする特許請求
    の範囲第１項記載のＩＣカードの製造方法。
  3. （３）　前記モールドは前記電極部の表面の一部が露出
    するように行なわれることを特徴とする特許請求の範囲
    第１項記載のＩＣカードの製造方法。
  4. （４）リードフレームはＩＣチップと外部装置との送受
    信または外部装置からの電力供給を無線で行なうだめの
    アンテナ部を有するものであることを特徴とする特許請
    求の範囲第１項記載のＩＣカードの製造方法。
JP58116383A 1983-06-28 1983-06-28 Ｉｃカ−ドの製造方法 Pending JPS607760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58116383A JPS607760A (ja) 1983-06-28 1983-06-28 Ｉｃカ−ドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58116383A JPS607760A (ja) 1983-06-28 1983-06-28 Ｉｃカ−ドの製造方法

Publications (1)

Publication Number Publication Date
JPS607760A true JPS607760A (ja) 1985-01-16

Family

ID=14685648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58116383A Pending JPS607760A (ja) 1983-06-28 1983-06-28 Ｉｃカ−ドの製造方法

Country Status (1)

Country Link
JP (1) JPS607760A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233477U (ja) * 1985-08-12 1987-02-27
JPS62169696A (ja) * 1986-01-20 1987-07-25 株式会社アイテイテイキャノン Ｉｃカード
JPS63154398A (ja) * 1986-12-19 1988-06-27 大日本印刷株式会社 Ｉｃカ−ドの製造方法
JPH01310572A (ja) * 1988-06-08 1989-12-14 Nec Corp マイクロ波集積回路
JPH0288298A (ja) * 1988-09-27 1990-03-28 Matsushita Electron Corp Ｉｃカード
JPH03259300A (ja) * 1990-03-09 1991-11-19 Sankyo Seiki Mfg Co Ltd 電子発音装置
JPH06312594A (ja) * 1993-11-11 1994-11-08 Ibiden Co Ltd Ｉｃカード
EP0734063A3 (fr) * 1991-02-19 1997-01-29 Gemplus Card Int Micromodule de circuit intégré obtenu par un procédé d'assemblage en continu de bandes à motifs
EP1085597A2 (en) * 1999-09-15 2001-03-21 Lucent Technologies Inc. Antenna package for a wireless communications device
EP1221738A2 (en) * 2000-12-27 2002-07-10 The Furukawa Electric Co., Ltd. Small antenna and manufacturing method thereof
JP2002319813A (ja) * 2000-07-24 2002-10-31 Furukawa Electric Co Ltd:The チップアンテナ及びその製造方法
WO2006061345A1 (de) * 2004-12-09 2006-06-15 Siemens Aktiengesellschaft Sende- und/oder empfangseinrichtung mit leadframeantenne
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
JP2008543092A (ja) * 2005-06-03 2008-11-27 インターナショナル・ビジネス・マシーンズ・コーポレーション ミリメートル波アプリケーションのためのアンテナを集積回路チップと共にパッケージングするための装置及び方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233477U (ja) * 1985-08-12 1987-02-27
JPH0524552Y2 (ja) * 1985-08-12 1993-06-22
JPS62169696A (ja) * 1986-01-20 1987-07-25 株式会社アイテイテイキャノン Ｉｃカード
JPS63154398A (ja) * 1986-12-19 1988-06-27 大日本印刷株式会社 Ｉｃカ−ドの製造方法
JPH01310572A (ja) * 1988-06-08 1989-12-14 Nec Corp マイクロ波集積回路
JPH0288298A (ja) * 1988-09-27 1990-03-28 Matsushita Electron Corp Ｉｃカード
JPH03259300A (ja) * 1990-03-09 1991-11-19 Sankyo Seiki Mfg Co Ltd 電子発音装置
EP0734063A3 (fr) * 1991-02-19 1997-01-29 Gemplus Card Int Micromodule de circuit intégré obtenu par un procédé d'assemblage en continu de bandes à motifs
JPH06312594A (ja) * 1993-11-11 1994-11-08 Ibiden Co Ltd Ｉｃカード
EP1085597A2 (en) * 1999-09-15 2001-03-21 Lucent Technologies Inc. Antenna package for a wireless communications device
EP1085597A3 (en) * 1999-09-15 2004-03-10 Lucent Technologies Inc. Antenna package for a wireless communications device
JP2002319813A (ja) * 2000-07-24 2002-10-31 Furukawa Electric Co Ltd:The チップアンテナ及びその製造方法
EP1221738A2 (en) * 2000-12-27 2002-07-10 The Furukawa Electric Co., Ltd. Small antenna and manufacturing method thereof
EP1221738A3 (en) * 2000-12-27 2002-10-23 The Furukawa Electric Co., Ltd. Small antenna and manufacturing method thereof
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
WO2006061345A1 (de) * 2004-12-09 2006-06-15 Siemens Aktiengesellschaft Sende- und/oder empfangseinrichtung mit leadframeantenne
JP2008543092A (ja) * 2005-06-03 2008-11-27 インターナショナル・ビジネス・マシーンズ・コーポレーション ミリメートル波アプリケーションのためのアンテナを集積回路チップと共にパッケージングするための装置及び方法

Similar Documents

Publication Publication Date Title
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
JP3748512B2 (ja) ループアンテナを備えたチップカードと結合されるマイクロモジュール
US6085412A (en) Method for manufacturing card type memory device
JPS607760A (ja) Ｉｃカ−ドの製造方法
JPH022100A (ja) Ｉｃカードの構造
JPS59227143A (ja) 集積回路パツケ−ジ
US5877941A (en) IC card and method of fabricating the same
JPH1145959A (ja) チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージ
JPS62259461A (ja) チツプを支持するパツケ−ジ及びその製造方法
KR102014621B1 (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
JPH0387299A (ja) Ｉｃカード
JPH1154693A (ja) 半導体装置
JPH0655554B2 (ja) Ｉｃカードおよびその製造方法
JP2904785B2 (ja) カード内蔵用ｉｃモジユール
JPS6283196A (ja) Ｉｃカ−ド
JP3170519B2 (ja) メモリカード
JP3485736B2 (ja) 半導体装置とその製造方法
JPH0439026Y2 (ja)
JP2664730B2 (ja) Ｉｃカードおよびｉｃモジュール
JPH01210394A (ja) 集積回路装置
JP2510520B2 (ja) Ｉｃカ−ドおよびｉｃカ−ド用ｉｃモジユ−ル
JP2008097073A (ja) Ｉｃカードモジュール、その製造方法及びｉｃカード
JPH104122A (ja) 半導体装置
JPH084310Y2 (ja) Ｉｃカード
JPH09116252A (ja) 集積回路装置の実装構造