JPS607547A - マイクロコンピユ−タシステム二重化方式 - Google Patents
マイクロコンピユ−タシステム二重化方式Info
- Publication number
- JPS607547A JPS607547A JP58115219A JP11521983A JPS607547A JP S607547 A JPS607547 A JP S607547A JP 58115219 A JP58115219 A JP 58115219A JP 11521983 A JP11521983 A JP 11521983A JP S607547 A JPS607547 A JP S607547A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- output signal
- microcomputer system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータシステムの二重化方式
に関する。
に関する。
従来のマイクロコンピュータシステムは、上位コンピュ
ータとは異なり、二重化されていない。
ータとは異なり、二重化されていない。
従って、ハードウェアが故障した場合はシステム断とな
り、高信頼度を要求されるシステムには使用することが
できないという欠点がある。
り、高信頼度を要求されるシステムには使用することが
できないという欠点がある。
本発明の目的は、上述の従来の欠点を解決し、高信頼度
を得ることができるマイクロコンピュータシスチムニ重
化方式を提供することにある。
を得ることができるマイクロコンピュータシスチムニ重
化方式を提供することにある。
本発明の二重化方式は、２つのマイクロコンピュータシ
ステムの入力および出力を並列に接続し、それぞれの前
記マイクロコンピュータシステムは、ハードウェア故障
検出回路と、電源リセット回路と、これらの出力を入力
するＮＡＮＤｕ路とを備えて、該ＮＡＮＤ回路の出力を
、相互に他方ノマイクロコンピュータシステムのＩｌ’
Ｉ Ｅ Ｎ Ａ Ｎ０回路の１つの人力に接続してフリ
ップフロップ回路を構成し、該フリップフロップ回路の
出力をマイクロコンピュータシステム選］Ｒ信けとした
ことを特徴とする。
ステムの入力および出力を並列に接続し、それぞれの前
記マイクロコンピュータシステムは、ハードウェア故障
検出回路と、電源リセット回路と、これらの出力を入力
するＮＡＮＤｕ路とを備えて、該ＮＡＮＤ回路の出力を
、相互に他方ノマイクロコンピュータシステムのＩｌ’
Ｉ Ｅ Ｎ Ａ Ｎ０回路の１つの人力に接続してフリ
ップフロップ回路を構成し、該フリップフロップ回路の
出力をマイクロコンピュータシステム選］Ｒ信けとした
ことを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
図は、本発明の一実施例を示すブロック図である。すな
わち、２つのマイクロコンピュータシステムｌ、１′は
、それぞれ、処理装置（ＣＰＵ）２、ランダムアクセス
メモリ（ＲＡＭ）３ 、読出し専用メモリ（ＲＯＭ）４
．入力ボート５．出力ホ−１・６．出力信号制御回路７
．ハードウェア故障検出回路８．電源リセット回路９２
允光ダイオ−１’ １０ 、３人力ＮＡＮＤ回路１１．
パス１２等から構成される。２つのマイクロコンピュー
タシステム１および１′の３人力ＮＡＮＤＨ路１１の出
力は、相互に他方のマイクロコンピュータシステムの３
人力ＮＡＮＤ回路１１の入力に接続されていて、フリッ
プフロップ回路を構成する。該フリップフロップ回路の
出力、すなわち、３人力ＮＡＮＤ回路１１の出力は、マ
イクロコンピュータシステム選択信号１３とされて、出
力信号制御回路７．処理装置２７発光ダイオード１０に
供給される。今、一方のマイクロコンピュータシステム
１のマイクロコンピュータシステムＪ４ｊｉ’信号１３
がハイレベルであるときは、他方のマイクロコンピュー
タシステム１′の３人力ＮＡＮＤ回路工１はローレベル
を出力している。出力信号制御回路７は、マイクロコン
ピュータシステム選択（ｉｉ ”＋１３が“１゛の場合
は、出力ポートロの出力信号を外部バス１４に送出し、
マイクロコンピュータシステム選択信号１３が” ｏ
”の場合は、ハイインピーダンスで外部パス１４に接続
される。すなわち、マイクロコンピュータシステム選択
信号１３が“′１″である方のマイクロコンピュータシ
ステムが現用とされ、他方のマイクロコンピュータシス
テムは予備とされる。３人力ＮＡＮ、Ｄ回路１１の他の
２つの入力には、電源リセット回路９の出力およびハー
ドウェア故障検出回路８の出、力が入力されている。
わち、２つのマイクロコンピュータシステムｌ、１′は
、それぞれ、処理装置（ＣＰＵ）２、ランダムアクセス
メモリ（ＲＡＭ）３ 、読出し専用メモリ（ＲＯＭ）４
．入力ボート５．出力ホ−１・６．出力信号制御回路７
．ハードウェア故障検出回路８．電源リセット回路９２
允光ダイオ−１’ １０ 、３人力ＮＡＮＤ回路１１．
パス１２等から構成される。２つのマイクロコンピュー
タシステム１および１′の３人力ＮＡＮＤＨ路１１の出
力は、相互に他方のマイクロコンピュータシステムの３
人力ＮＡＮＤ回路１１の入力に接続されていて、フリッ
プフロップ回路を構成する。該フリップフロップ回路の
出力、すなわち、３人力ＮＡＮＤ回路１１の出力は、マ
イクロコンピュータシステム選択信号１３とされて、出
力信号制御回路７．処理装置２７発光ダイオード１０に
供給される。今、一方のマイクロコンピュータシステム
１のマイクロコンピュータシステムＪ４ｊｉ’信号１３
がハイレベルであるときは、他方のマイクロコンピュー
タシステム１′の３人力ＮＡＮＤ回路工１はローレベル
を出力している。出力信号制御回路７は、マイクロコン
ピュータシステム選択（ｉｉ ”＋１３が“１゛の場合
は、出力ポートロの出力信号を外部バス１４に送出し、
マイクロコンピュータシステム選択信号１３が” ｏ
”の場合は、ハイインピーダンスで外部パス１４に接続
される。すなわち、マイクロコンピュータシステム選択
信号１３が“′１″である方のマイクロコンピュータシ
ステムが現用とされ、他方のマイクロコンピュータシス
テムは予備とされる。３人力ＮＡＮ、Ｄ回路１１の他の
２つの入力には、電源リセット回路９の出力およびハー
ドウェア故障検出回路８の出、力が入力されている。
次に、動作について説明する。電源投入時、２つのマイ
クロコンピュータシステムｌ、１′の電源リセット回路
９が作動して、それぞれ３人力ＮＡＮＤ回路１１に電源
リセット信号を送り、３人力Ｎ Ａ Ｎ Ｄ回路ｌｌの
出力をローレベルにリセットする。そして、電源リセッ
ト信号が先にオフした方の３人力ＮＡＮＤ回路１工の出
力、すなわち、マ・ｆクロコンピユータシステム選択信
号１３が“１″となり、発光ダイオードｌＯが点灯し、
例えば、マイクロコンピュータシステム１が現用として
動作する。他方のマイクロコンピュータシステム１′は
マイクロコンピュータシステム選択信号１３が“０″と
なり、発光タイオードｌＯは点灯しない。現用および予
備のマイクロコンピュータシステムｌ、１′は、それぞ
れ入力ポート５で入力信号１５を受信し、同じ動作を行
なうが、予備として動作しているマイクロコンピュータ
システム１′からは、出力信号制御回路７により出力信
号は送出されない。
クロコンピュータシステムｌ、１′の電源リセット回路
９が作動して、それぞれ３人力ＮＡＮＤ回路１１に電源
リセット信号を送り、３人力Ｎ Ａ Ｎ Ｄ回路ｌｌの
出力をローレベルにリセットする。そして、電源リセッ
ト信号が先にオフした方の３人力ＮＡＮＤ回路１工の出
力、すなわち、マ・ｆクロコンピユータシステム選択信
号１３が“１″となり、発光ダイオードｌＯが点灯し、
例えば、マイクロコンピュータシステム１が現用として
動作する。他方のマイクロコンピュータシステム１′は
マイクロコンピュータシステム選択信号１３が“０″と
なり、発光タイオードｌＯは点灯しない。現用および予
備のマイクロコンピュータシステムｌ、１′は、それぞ
れ入力ポート５で入力信号１５を受信し、同じ動作を行
なうが、予備として動作しているマイクロコンピュータ
システム１′からは、出力信号制御回路７により出力信
号は送出されない。
次にシステム連用中に、現用のマイクロコンピュータシ
ステムｌに故障が生じ、ハードウェア故障検出回路８に
よって検出されると、その出力信号により３人力ＮＡＮ
Ｄ回路１１の出力が′°Ｏ”となり、フリップフロップ
回路が反転する。その射、果マイクロコンピュータシス
テム１の発光タイオードｌＯは消灯し、発光ダイオード
１６が点灯して故障を表示する。また、出力信号ｎツノ
御回路７により出力信号が送出されなくなる。一方、マ
・イクロコンピュータシステム１′はマイクロコンピュ
ータシステム選択信号１３か“１°′となったことによ
り、現用状態に移行し発光ダイオード１０が点灯し、出
力信号制御回路７から出力信号が送出される。従って、
システム断が発生しないという効果がある。なお、故障
したほうのマイクロコンピュータシステム１を修理のた
めに取外しても他方のマイクロコンピュータシステム１
′の３人力ＮＡＮＤ回路１１の出力は、“１°′のまま
であり、フリップフロップは反転しない。すなわち、シ
ステム運用には何ら影響を与えない。
ステムｌに故障が生じ、ハードウェア故障検出回路８に
よって検出されると、その出力信号により３人力ＮＡＮ
Ｄ回路１１の出力が′°Ｏ”となり、フリップフロップ
回路が反転する。その射、果マイクロコンピュータシス
テム１の発光タイオードｌＯは消灯し、発光ダイオード
１６が点灯して故障を表示する。また、出力信号ｎツノ
御回路７により出力信号が送出されなくなる。一方、マ
・イクロコンピュータシステム１′はマイクロコンピュ
ータシステム選択信号１３か“１°′となったことによ
り、現用状態に移行し発光ダイオード１０が点灯し、出
力信号制御回路７から出力信号が送出される。従って、
システム断が発生しないという効果がある。なお、故障
したほうのマイクロコンピュータシステム１を修理のた
めに取外しても他方のマイクロコンピュータシステム１
′の３人力ＮＡＮＤ回路１１の出力は、“１°′のまま
であり、フリップフロップは反転しない。すなわち、シ
ステム運用には何ら影響を与えない。
以上のように、木発ｒｇｌにおいては、２つのマイクロ
コンピュータシステムのそれぞれに、ハードウェア故障
検出回路と、電源リセット回路９と、これらの出力を入
力する３人力ＮＡＮＤ回路１１とを備えて、２つのマイ
クロコンピュータシステムの前記３人力ＮＡＮＤ回路の
出力を相互に他方のシステムの前記３人力ＮＡＮＤ回路
の入力に接続してフリップフロップ回路を構成し、該フ
リツプフロツプ回路の出力を、マイクロコンピュータシ
ステム選択イ１−）吟として出力信号を制御するように
構成したから、−力のマイクロコンピュータシステムが
故障のときは、他方のマイクロコンピュータシステムに
よって処理を続行することが可能である。すなわち、シ
ステムの信頼度を向上するという効果を有する。
コンピュータシステムのそれぞれに、ハードウェア故障
検出回路と、電源リセット回路９と、これらの出力を入
力する３人力ＮＡＮＤ回路１１とを備えて、２つのマイ
クロコンピュータシステムの前記３人力ＮＡＮＤ回路の
出力を相互に他方のシステムの前記３人力ＮＡＮＤ回路
の入力に接続してフリップフロップ回路を構成し、該フ
リツプフロツプ回路の出力を、マイクロコンピュータシ
ステム選択イ１−）吟として出力信号を制御するように
構成したから、−力のマイクロコンピュータシステムが
故障のときは、他方のマイクロコンピュータシステムに
よって処理を続行することが可能である。すなわち、シ
ステムの信頼度を向上するという効果を有する。
図は本発明の一実施例を示すブロック図である。
図において、■：マ４イクロコンピュータシステム、２
：処理装置、３：ランダムアクセスメモリ、４：読出し
専用メモリ、５：入力ポート、６：出力ポート、７：出
力信号制御回路、８ニハ一ドウエア故障検出回路、９二
重源リセット回路、１０：発光ダイオード、１１：３人
力ＮＡＮＤ回路、１２：パス、１３：マイクロコンピュ
ータシステム選択信号、１４：外部／ヘス、１５：入力
信５；、１６：発光ダイオード。 代理人 弁理士 住田俊宗
：処理装置、３：ランダムアクセスメモリ、４：読出し
専用メモリ、５：入力ポート、６：出力ポート、７：出
力信号制御回路、８ニハ一ドウエア故障検出回路、９二
重源リセット回路、１０：発光ダイオード、１１：３人
力ＮＡＮＤ回路、１２：パス、１３：マイクロコンピュ
ータシステム選択信号、１４：外部／ヘス、１５：入力
信５；、１６：発光ダイオード。 代理人 弁理士 住田俊宗
Claims (1)
- ２つのマイクロコンピュータシステムの入力および出力
を並列に接続し、それぞれの前記マイクロコンピュータ
システムは、ハードウェア故障検出回路と、電源リセツ
１回路と、これらの出力を人力するＮＡＮＤ回路とを備
えて、Ｑ、４ＮＡＮＤ回路の出力を、相互に他方のマイ
クロコンピュータシステムの前記ＮＡＮＤＵ路の１つの
入力に接続してフリップフロップ回路を構成し、該フリ
ップフロップ回路の出力をマイクロコンピュータシステ
ム選択信号としたことを４￥徴とするマイクロコンピュ
ータシスチムニ重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115219A JPS607547A (ja) | 1983-06-28 | 1983-06-28 | マイクロコンピユ−タシステム二重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115219A JPS607547A (ja) | 1983-06-28 | 1983-06-28 | マイクロコンピユ−タシステム二重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607547A true JPS607547A (ja) | 1985-01-16 |
| JPS6351295B2 JPS6351295B2 (ja) | 1988-10-13 |
Family
ID=14657308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115219A Granted JPS607547A (ja) | 1983-06-28 | 1983-06-28 | マイクロコンピユ−タシステム二重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607547A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (ja) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JP2008305076A (ja) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | ディジタル制御装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0441687U (ja) * | 1990-08-03 | 1992-04-08 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720848A (en) * | 1980-07-14 | 1982-02-03 | Nissin Electric Co Ltd | Automatic switching device for double system device |
| JPS57211650A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Act designation controlling system |
-
1983
- 1983-06-28 JP JP58115219A patent/JPS607547A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720848A (en) * | 1980-07-14 | 1982-02-03 | Nissin Electric Co Ltd | Automatic switching device for double system device |
| JPS57211650A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Act designation controlling system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (ja) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JP2008305076A (ja) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | ディジタル制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351295B2 (ja) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607547A (ja) | マイクロコンピユ−タシステム二重化方式 | |
| JPH05233579A (ja) | ホットスタンバイ式二重化システム | |
| JPS58112159A (ja) | 冗長システムの制御切換方法 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPS5895457A (ja) | 二重系切替制御装置 | |
| JP2731594B2 (ja) | パリティエラー検出監視システム | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPH05241875A (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPH04322138A (ja) | 交流電力供給システム | |
| JPS60136452A (ja) | 予備切替制御方式 | |
| JPH0298747A (ja) | 多重制御装置 | |
| KR0161133B1 (ko) | 이중화제어회로 | |
| JPH08106400A (ja) | プロセス入出力装置を二重化した二重化制御装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS6350740B2 (ja) | ||
| KR20000009164A (ko) | 네트웍 시스템의 클락 이중화 관리 장치 및방법 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPS6212537B2 (ja) | ||
| KR20000042702A (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
| JPS6012829A (ja) | 二重系伝送装置の縮退方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH04112630A (ja) | バッテリー・バックアップ装置 | |
| JPS5930102A (ja) | 電子制御装置 |