JPS6059777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6059777A JPS6059777A JP16869283A JP16869283A JPS6059777A JP S6059777 A JPS6059777 A JP S6059777A JP 16869283 A JP16869283 A JP 16869283A JP 16869283 A JP16869283 A JP 16869283A JP S6059777 A JPS6059777 A JP S6059777A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- source
- drain
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 239000000377 silicon dioxide Substances 0.000 abstract description 12
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000012530 fluid Substances 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 tungsten (tungsten) Chemical class 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係シ、特に自己整合型
ＭＯ８（メタル・オキサイド・セミコンダクタ）半導体
装置の製造方法に関する。
ＭＯ８（メタル・オキサイド・セミコンダクタ）半導体
装置の製造方法に関する。
シリコンゲー）ＭＯ８半導体装置に代表される自己整合
型ＭＯ８半導体装置の製造方法は、半導本基板にゲート
電極を形成した後にこのゲート電極をマスクにして、ソ
ース・ドレインを形成している。この為、ゲート電極と
ソース・ドレイン領域との重なシが少なくなシ、従って
この重なシによる静電容量が小さいＭＯ８半導体装置が
実現でき、広く使われている。
型ＭＯ８半導体装置の製造方法は、半導本基板にゲート
電極を形成した後にこのゲート電極をマスクにして、ソ
ース・ドレインを形成している。この為、ゲート電極と
ソース・ドレイン領域との重なシが少なくなシ、従って
この重なシによる静電容量が小さいＭＯ８半導体装置が
実現でき、広く使われている。
最近、チャネル長の短い高密度なＭＯ８集積回路が要求
されて、ソース・ドレインをイオン注入法などでよシ浅
く形成することにより、ゲートＩｊｔ極とソース番ドレ
イン領域との重なシをさらに減少させる技術が実用化さ
れている。
されて、ソース・ドレインをイオン注入法などでよシ浅
く形成することにより、ゲートＩｊｔ極とソース番ドレ
イン領域との重なシをさらに減少させる技術が実用化さ
れている。
しかしながら、ソース・ドレインを浅く形成させる場合
、その拡散抵抗は、ソース・ドレインをよシ浅く形成す
ればする。はど高くなシ、ｋＬ ＧＣ回路の高速化に不
利である。
、その拡散抵抗は、ソース・ドレインをよシ浅く形成す
ればする。はど高くなシ、ｋＬ ＧＣ回路の高速化に不
利である。
そこで本発明の目的は、浅いソース・ドレイン領域と低
い拡散抵抗との相反する要素を同時に実現し、高密度で
かつ高速な集積回路に適した半導体装置の製造方法を提
供することにある。
い拡散抵抗との相反する要素を同時に実現し、高密度で
かつ高速な集積回路に適した半導体装置の製造方法を提
供することにある。
本発明は、半導体基板上にゲート絶縁膜を介してゲート
電極を形成する工程と、へｆＪ記ゲート電極をマスクと
してソース−ドレイン拡散領域を形成する工程と、前記
ゲート電極の側面に絶縁膜を形成する工程と、前記ゲー
ト成極と前記絶縁膜とをマスクとしてｊ１ｉｌ記ソース
・ドレイン拡散領域よシもさらに深い拡散領域を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
にある。
電極を形成する工程と、へｆＪ記ゲート電極をマスクと
してソース−ドレイン拡散領域を形成する工程と、前記
ゲート電極の側面に絶縁膜を形成する工程と、前記ゲー
ト成極と前記絶縁膜とをマスクとしてｊ１ｉｌ記ソース
・ドレイン拡散領域よシもさらに深い拡散領域を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
にある。
次に本発明を図面を参照しながら詳細に説明する。第１
図乃至第４図は本発明の実施例の半導（４＝装置の製造
方法を工程順に示す断面図である。
図乃至第４図は本発明の実施例の半導（４＝装置の製造
方法を工程順に示す断面図である。
まず、従来のＮチャネル・シリコンゲー）ＭＯＳトラン
ジスタの製造方法ど同様にして、Ｐ型巣結晶のシリコン
基板１の上に、ゲート酸化膜２を形成し、その後多結晶
シリコンからなるゲート１Ｆｃ（、返３を選択的に形成
する。ここで、ゲートＴ（を極３ば、あらかじめＮ壓の
不純物が添加されている賜金が多い。次いで、ゲート電
極３をマスクにして、イオン注入技術によシ、８Ｍ導電
性をもつソース・ドレイン拡散領域４，５を浅く形成す
る（第１図）。
ジスタの製造方法ど同様にして、Ｐ型巣結晶のシリコン
基板１の上に、ゲート酸化膜２を形成し、その後多結晶
シリコンからなるゲート１Ｆｃ（、返３を選択的に形成
する。ここで、ゲートＴ（を極３ば、あらかじめＮ壓の
不純物が添加されている賜金が多い。次いで、ゲート電
極３をマスクにして、イオン注入技術によシ、８Ｍ導電
性をもつソース・ドレイン拡散領域４，５を浅く形成す
る（第１図）。
次に全面に流動性のシリカ・フィルム膜６を形成し、表
面を平坦にする（第２図）。な訃、）１１１記シリカ・
フィルム膜６のかわりに、リンを含んプど酸化シリコン
膜を熱処理して、同様に表面を平坦にすることもできる
。
面を平坦にする（第２図）。な訃、）１１１記シリカ・
フィルム膜６のかわりに、リンを含んプど酸化シリコン
膜を熱処理して、同様に表面を平坦にすることもできる
。
次に、全面に所定のノリさのシリカ・フィルムｊ１４！
６を除去して、ゲート電極３の側面部に傾斜しフコシリ
カ・フィルム１９６ａ、６ｂを残す（第３図）。
６を除去して、ゲート電極３の側面部に傾斜しフコシリ
カ・フィルム１９６ａ、６ｂを残す（第３図）。
このシリカ・フィルム膜６を所定の厚さ除去する方法と
しては、反応性イオン・エツチングのように、異方性の
ドライ・エツチングが制御がよいため、もっばら用いら
れる。
しては、反応性イオン・エツチングのように、異方性の
ドライ・エツチングが制御がよいため、もっばら用いら
れる。
次に、ゲート電極３と残存する傾斜したシリカ・フィル
ム膜６ａ、６ｂとをマスクにして、拡散技術またはイオ
ン注入技術により、先に形成したソース・ドレイン領域
４，５．７：すも不純物儂ＪＷが高くかつ深い拡散領域
７，８全形成ｌ〜、Ｎチャネル・シリコンゲートＭｏｓ
トランジスクを完成する（第４図）。
ム膜６ａ、６ｂとをマスクにして、拡散技術またはイオ
ン注入技術により、先に形成したソース・ドレイン領域
４，５．７：すも不純物儂ＪＷが高くかつ深い拡散領域
７，８全形成ｌ〜、Ｎチャネル・シリコンゲートＭｏｓ
トランジスクを完成する（第４図）。
この時、イオン注入技術を用いれば、傾斜したシリカ・
フィルム膜５ａ、５ｂのマスクの厚さに比例したイオン
注入層の深さ方向のひろがりを有する深い拡散領域７，
８を形成することができる。
フィルム膜５ａ、５ｂのマスクの厚さに比例したイオン
注入層の深さ方向のひろがりを有する深い拡散領域７，
８を形成することができる。
よって、前述のシリカ魯フィルム膜６を除去する厚さが
多少大きくても、深い拡散領域７，８とゲート電極３と
の重なシは無視できる程小さい。
多少大きくても、深い拡散領域７，８とゲート電極３と
の重なシは無視できる程小さい。
甘だゲート電極３の側面の傾斜したシリカ・フィルム膜
５ａ、５ｂは、その後残しだままで上部配線層との層間
絶縁膜の一部としても使用でき、その結果段差軽減に非
常に有利である。
５ａ、５ｂは、その後残しだままで上部配線層との層間
絶縁膜の一部としても使用でき、その結果段差軽減に非
常に有利である。
本発明によれば、以上のように、チャイル長が短かく、
かつゲート電極とソース・ドレイン領域との重なりが小
さく、拡散抵抗の低いｆｖｉＯｓトランジスタを有する
高密度で高速な集積回路を実現できる等の効果が得られ
る。
かつゲート電極とソース・ドレイン領域との重なりが小
さく、拡散抵抗の低いｆｖｉＯｓトランジスタを有する
高密度で高速な集積回路を実現できる等の効果が得られ
る。
なお、本発明は、前記実施例のようなＮチャネル・シリ
コンゲー）ＭＯ８半導体装置に限定されるとともなく、
Ｃ−ＭＯＳシリコンゲート半導体装置にも適用でき、さ
らにゲート電極の材料としてはＭ。（モリブデン）やＷ
（タングステン）などの金属、祉たンリサイド股どの接
合膜などが広く適用できる。
コンゲー）ＭＯ８半導体装置に限定されるとともなく、
Ｃ−ＭＯＳシリコンゲート半導体装置にも適用でき、さ
らにゲート電極の材料としてはＭ。（モリブデン）やＷ
（タングステン）などの金属、祉たンリサイド股どの接
合膜などが広く適用できる。
第１図乃至第４図は本発明の実施例の半導体装荷の製造
方法を工程順に示した断面図である。 面図において、１・・・・・・シリコン基板、２・・・
・・・ゲート酸化膜、３・・・・・・ゲート電極、４，
５・・・・・・ソース・ドレイン拡散領域、６．６ａ、
（ｉｂ・・・・・・シリカ・フィルムＩｉへ、７，８−
・・・・・ｒＫｋい拡散領域。 代理人 弁理士 内 原 日 、＼：
方法を工程順に示した断面図である。 面図において、１・・・・・・シリコン基板、２・・・
・・・ゲート酸化膜、３・・・・・・ゲート電極、４，
５・・・・・・ソース・ドレイン拡散領域、６．６ａ、
（ｉｂ・・・・・・シリカ・フィルムＩｉへ、７，８−
・・・・・ｒＫｋい拡散領域。 代理人 弁理士 内 原 日 、＼：
Claims (1)
- 半導体基板上にゲート絶縁膜を介してゲート電極を形成
する工程と、前記ゲート電極をマスクとしてソース・ド
レイン拡散領域を形成する工程と、前記ゲート電極の側
面に絶縁膜を形成する工程と、前記ゲート電極と前記絶
縁膜とをマスクとして前記ソース・ドレイン拡散領域よ
シもさらに深い拡散領域を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16869283A JPS6059777A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16869283A JPS6059777A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059777A true JPS6059777A (ja) | 1985-04-06 |
Family
ID=15872689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16869283A Pending JPS6059777A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059777A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254966A (ja) * | 1985-09-04 | 1987-03-10 | Hitachi Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPH01122163A (ja) * | 1987-11-05 | 1989-05-15 | Sharp Corp | イオン注入方法 |
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
| JPS5742168A (en) * | 1980-08-28 | 1982-03-09 | Fujitsu Ltd | Production of semiconducdor device |
| JPS5947769A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 半導体装置の製造方法 |
-
1983
- 1983-09-13 JP JP16869283A patent/JPS6059777A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
| JPS5742168A (en) * | 1980-08-28 | 1982-03-09 | Fujitsu Ltd | Production of semiconducdor device |
| JPS5947769A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254966A (ja) * | 1985-09-04 | 1987-03-10 | Hitachi Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPH01122163A (ja) * | 1987-11-05 | 1989-05-15 | Sharp Corp | イオン注入方法 |
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0693494B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0425175A (ja) | ダイオード | |
| KR950011020B1 (ko) | 절연 게이트형 반도체 장치 및 그 제작방법 | |
| JPS6059777A (ja) | 半導体装置の製造方法 | |
| JPS5650535A (en) | Manufacture of semiconductor device | |
| KR890005817A (ko) | 반도체 바이씨 모오스 장치의 제조방법 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| EP0017934B1 (en) | Method of manufacturing insulated-gate field-effect transistors | |
| JPS6245071A (ja) | 半導体装置の製造方法 | |
| JPS62248256A (ja) | 半導体装置 | |
| JPH02306665A (ja) | 半導体装置の製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JP2967596B2 (ja) | 半導体装置の製造方法 | |
| JPS61156830A (ja) | 半導体装置およびその製造方法 | |
| JPS6246572A (ja) | 半導体装置の製造方法 | |
| JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
| JPS6058644A (ja) | 半導体装置 | |
| JPS60105249A (ja) | 不純物導入法 | |
| JPS5980941A (ja) | 半導体装置の製造方法 | |
| JPH0214788B2 (ja) | ||
| JPH04139834A (ja) | 半導体装置の製造方法 | |
| JPS61170066A (ja) | 半導体装置およびその製造方法 | |
| JPH02231729A (ja) | 半導体装置の製造方法 | |
| JPS6185854A (ja) | 半導体装置 |