JPH0425175A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH0425175A JPH0425175A JP2129304A JP12930490A JPH0425175A JP H0425175 A JPH0425175 A JP H0425175A JP 2129304 A JP2129304 A JP 2129304A JP 12930490 A JP12930490 A JP 12930490A JP H0425175 A JPH0425175 A JP H0425175A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- concentration impurity
- diode
- type
- low concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 230000008859 change Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ダイオードに係り、特に半導体集積回路等に
好適に用いられるダイオードに関する。
好適に用いられるダイオードに関する。
[従来の技術]
般に電子回路装置に用いられるダイオードは、半導体の
PN接合で形成され、その整流特性、ブレークダウン電
圧等の特性を利用して種々の分野に利用されている。
PN接合で形成され、その整流特性、ブレークダウン電
圧等の特性を利用して種々の分野に利用されている。
かかるダイオードにおいては、PN接合の不純物プロフ
ァイルによって内部電界分布が決まり、それによってブ
レークダウン電圧等の特性か決まるため、一般的には、
PN接合の不純物プロファイルを制御することによって
、希望する電気特性が得られるように設定している。
ァイルによって内部電界分布が決まり、それによってブ
レークダウン電圧等の特性か決まるため、一般的には、
PN接合の不純物プロファイルを制御することによって
、希望する電気特性が得られるように設定している。
[発明か解決しようとする課題]
しかしながら、グイオートに要求される特性GJ、種々
あり、PN接合の不純物プロファイルの制御だけでは、
要求される特性のダイオード作製することが困難な場合
があった。
あり、PN接合の不純物プロファイルの制御だけでは、
要求される特性のダイオード作製することが困難な場合
があった。
例えば、PN接合の不純物プロファイルの制御により、
低容量で高速性のものや、通常のツェナー・グイオート
のように、そのブレークダウン電圧を基準とした定電圧
源として使用するものを作製することは可能であるか、
PN接合の不純物プロファイルの制御たりでは両方の特
性を兼ね備えたダイオード(高速性を有し、且つ定電圧
源として用いるダイオード)を作製することは困難であ
った。即ち、高速性を達成するには、低容量化するため
に、PNの高濃度層の間に低濃度層を挟んで空乏層を実
質的に広げ電界緩和を図ればよいが、耐圧が上昇するた
め、低い定電圧源用としては使用できなくなる。
低容量で高速性のものや、通常のツェナー・グイオート
のように、そのブレークダウン電圧を基準とした定電圧
源として使用するものを作製することは可能であるか、
PN接合の不純物プロファイルの制御たりでは両方の特
性を兼ね備えたダイオード(高速性を有し、且つ定電圧
源として用いるダイオード)を作製することは困難であ
った。即ち、高速性を達成するには、低容量化するため
に、PNの高濃度層の間に低濃度層を挟んで空乏層を実
質的に広げ電界緩和を図ればよいが、耐圧が上昇するた
め、低い定電圧源用としては使用できなくなる。
一方、高速用、定電圧用のように、それぞれ用途を限定
してダイオードを使用する場合においても、複数の用途
のダイオードを同一チップ内に作製する場合には、各ダ
イオードごとにPN接合の不純物プロファイルを変える
必要があるため、工程が非常に複雑になり、またプロセ
ス条件のハラツギを抑えることが困難であった。
してダイオードを使用する場合においても、複数の用途
のダイオードを同一チップ内に作製する場合には、各ダ
イオードごとにPN接合の不純物プロファイルを変える
必要があるため、工程が非常に複雑になり、またプロセ
ス条件のハラツギを抑えることが困難であった。
[課題を解決するための手段]
本発明のダイオードは、一導電型の第1の高濃度不純物
領域と、この第1の高濃度不純物領域と反対導電型の第
2の半導体領域とか、真性半導体領域又(J低濃度不純
物領域を介して接合され、前記真性半導体領域又は低濃
度不純物領域上に絶縁膜を介して制御電極が形成されて
いることを特徴とする。
領域と、この第1の高濃度不純物領域と反対導電型の第
2の半導体領域とか、真性半導体領域又(J低濃度不純
物領域を介して接合され、前記真性半導体領域又は低濃
度不純物領域上に絶縁膜を介して制御電極が形成されて
いることを特徴とする。
[作用1
本発明のダイオードは、制御電極をフローティングとす
る又は制御電極の電位を変化させることで、内部電界分
布を制御し、ダイオードの特性を変化させることを可能
とするものである。
る又は制御電極の電位を変化させることで、内部電界分
布を制御し、ダイオードの特性を変化させることを可能
とするものである。
[実施例]
以下、本発明の実施例を図面を用いて詳細に説明する。
第1図は、本発明のダイオードの第1実施例の縦断面図
である。
である。
同図において、1はn型の比抵抗100Ω・c m 、
(100)の基板、2は埋め込み3102層、4−
p型の高濃度不純物領域、5はn型の高濃度不純物領域
、6はn型の低濃度不純物領域、7は酸化膜、8は制御
電極となるn゛ポリシリコン電極9はアルミ電極である
。
(100)の基板、2は埋め込み3102層、4−
p型の高濃度不純物領域、5はn型の高濃度不純物領域
、6はn型の低濃度不純物領域、7は酸化膜、8は制御
電極となるn゛ポリシリコン電極9はアルミ電極である
。
以下、上記グイオートの製造工程について第2図〜第4
図を用いて説明する。
図を用いて説明する。
第2図〜第4図は、上記第1実施例のダイオードの製造
工程を説明するだめの工程図である。
工程を説明するだめの工程図である。
まず、第2図に示すように、n型の比抵抗100Ω・c
m、 (100)の基板1に対し、600 ’Cの基
板加熱をしながら、酸素イオン12を200keVで、
]、8XIO18/cm2のドーズ量打ぢ込み、その後
1300’C,6時間のアニールをする。その結果、厚
さ3700人の埋め込み5i02層2上に、厚さ220
0人のn型の単結晶層3が形成された。このSIMOX
(Separataion by Tmplantat
jon of Oxygen )基板を1.000℃、
30分の条件でW e を酸化した後、表面の酸化膜を
フッ酸で除去し、n型の単結晶M3を約1.000人と
した。
m、 (100)の基板1に対し、600 ’Cの基
板加熱をしながら、酸素イオン12を200keVで、
]、8XIO18/cm2のドーズ量打ぢ込み、その後
1300’C,6時間のアニールをする。その結果、厚
さ3700人の埋め込み5i02層2上に、厚さ220
0人のn型の単結晶層3が形成された。このSIMOX
(Separataion by Tmplantat
jon of Oxygen )基板を1.000℃、
30分の条件でW e を酸化した後、表面の酸化膜を
フッ酸で除去し、n型の単結晶M3を約1.000人と
した。
なお基板上のn型の単結晶層3の全部を薄(するのは、
本実施例と同時に同一基板に作製する超薄膜SOIデバ
イス(ここでは、CMO3+−ランジスタ)についても
、半導体層を最大空乏層の厚さよりも薄くすることによ
って、垂直電界緩和による移動度増大を図ることができ
るからである。
本実施例と同時に同一基板に作製する超薄膜SOIデバ
イス(ここでは、CMO3+−ランジスタ)についても
、半導体層を最大空乏層の厚さよりも薄くすることによ
って、垂直電界緩和による移動度増大を図ることができ
るからである。
次に第3図に示すように、素子分離のための半導体層エ
ツチングを施した後、500人の酸化膜7を熱酸化で形
成し、幅6μmのn゛ポリシリコン電極8を形成する。
ツチングを施した後、500人の酸化膜7を熱酸化で形
成し、幅6μmのn゛ポリシリコン電極8を形成する。
なおこの際、同時に同一基板上に作製する不図示のSO
I型のCMO3+−ランジスタについてもエツチングに
より素子分離を行い、ゲート酸化膜及びゲート電極を形
成する。
I型のCMO3+−ランジスタについてもエツチングに
より素子分離を行い、ゲート酸化膜及びゲート電極を形
成する。
その後、レジストマスク11を介して、リン(P)13
をlX10+′″cm−2,60keVで、打ち込んで
n型の高濃度不純物領域5を形成した。
をlX10+′″cm−2,60keVで、打ち込んで
n型の高濃度不純物領域5を形成した。
なお、この際、同時に上記CMOSトランジスタのNM
OS トランジスタのソース、トレイン領域形成のため
の不純物打ち込みも行われることとなる。
OS トランジスタのソース、トレイン領域形成のため
の不純物打ち込みも行われることとなる。
次に、第4図に示すように、レジストマスク31を介し
て、ボロ:/ (B) 17ヲI X 1.0cm−2
,20keVで、打ち込んでp型の高濃度不純物領域4
を形成した。
て、ボロ:/ (B) 17ヲI X 1.0cm−2
,20keVで、打ち込んでp型の高濃度不純物領域4
を形成した。
なお、この際、同時に上記CMO31〜ランジスクのP
MO3I−ランジスタのソース、l・レイン領域形成の
ための不純物打ち込みも行われることとなる。
MO3I−ランジスタのソース、l・レイン領域形成の
ための不純物打ち込みも行われることとなる。
そして、高濃度不純物領域4.5の活性化のためのアニ
ールを行い、約1020cm”の高濃度不純物層を形成
した。なお、この際、同時に前記NMOSトランジスタ
及びPMOSトランジスタのソース・ドレイン領域の不
純物活性化のアニールも行われることとなる。
ールを行い、約1020cm”の高濃度不純物層を形成
した。なお、この際、同時に前記NMOSトランジスタ
及びPMOSトランジスタのソース・ドレイン領域の不
純物活性化のアニールも行われることとなる。
これに、アルミ電極9をオーミック接続させて第1図に
示すようなダイオードが作製された。なお、第1図に示
すように、低濃度不純物領域6は最初の基板濃度に対し
、]300°C,6時間の高温アニールで外方拡散され
、約1013cm−”となり、はぼ真性に近(なってい
る。又、この低濃度不純物領域6は、電位的にはフロー
ティングになっている。
示すようなダイオードが作製された。なお、第1図に示
すように、低濃度不純物領域6は最初の基板濃度に対し
、]300°C,6時間の高温アニールで外方拡散され
、約1013cm−”となり、はぼ真性に近(なってい
る。又、この低濃度不純物領域6は、電位的にはフロー
ティングになっている。
このダイオードの動作原理を第5図(A)〜(C)を用
いて説明する。
いて説明する。
今、第5図(A)において、p゛型領域]4をOVに接
地して、n′″型領域15に所定の電圧を印加した場合
、制御電極18がフローティングになっていれば、ポテ
ンシャルは第5図(B)中の20に示すように、低濃度
領域でなだらかに変化する。これは空乏層が幅6μmの
低濃度不純物領域全体に広がって、第5図(C)の23
のように、−様な電界が印加されるためである。この状
態では、ダイオードは、非常に低容量で応答速度が速く
、又逆バイアス耐圧も50V以」二と高い。
地して、n′″型領域15に所定の電圧を印加した場合
、制御電極18がフローティングになっていれば、ポテ
ンシャルは第5図(B)中の20に示すように、低濃度
領域でなだらかに変化する。これは空乏層が幅6μmの
低濃度不純物領域全体に広がって、第5図(C)の23
のように、−様な電界が印加されるためである。この状
態では、ダイオードは、非常に低容量で応答速度が速く
、又逆バイアス耐圧も50V以」二と高い。
方、制御電極18に閾値電圧以上の電圧を印加すると、
半導体層の膜厚が薄いこともあって全体的に低濃度不純
物領域]6のポテンシャルが下がり、強反転したところ
では第5図(B)の21に示すように、n型高濃度不純
物領域15に近づく。その結果、逆バイアスされた電位
は、第5図CB)Q)22に示すように、p型窩濃度不
純物領域14と低濃度不純物領域16との境の所で、急
激にボレンシャルが変化することになる。従って、第5
図(C)の24に示すように、p型窩濃度不純物領域]
4と低濃度不純物領域16との境で高い電界集中を起こ
し、ブレークダウン電圧が急激に低下する。
半導体層の膜厚が薄いこともあって全体的に低濃度不純
物領域]6のポテンシャルが下がり、強反転したところ
では第5図(B)の21に示すように、n型高濃度不純
物領域15に近づく。その結果、逆バイアスされた電位
は、第5図CB)Q)22に示すように、p型窩濃度不
純物領域14と低濃度不純物領域16との境の所で、急
激にボレンシャルが変化することになる。従って、第5
図(C)の24に示すように、p型窩濃度不純物領域]
4と低濃度不純物領域16との境で高い電界集中を起こ
し、ブレークダウン電圧が急激に低下する。
本実施例では、約5.5■程度となり、定電圧用のツェ
ナーダイオード的な使用が可能であった。
ナーダイオード的な使用が可能であった。
なお、前記動作説明では簡略化のため制御電極18をフ
ローティングとして説明したが、電位が0■であっても
、多少バンドプロファイルが変化するだけであって、本
質的には違わない。
ローティングとして説明したが、電位が0■であっても
、多少バンドプロファイルが変化するだけであって、本
質的には違わない。
以上説明した本実施例のダイオードによれば、制御電極
に印加する電圧によって、ダイオード特性を連続的に変
化させることができる。
に印加する電圧によって、ダイオード特性を連続的に変
化させることができる。
第6図は、本発明のダイオードの第2実施例の縦断面図
である。
である。
本実施例においては、」二制御電極38とともに、下制
御電極39を形成し、両ゲート構造としている。
御電極39を形成し、両ゲート構造としている。
同図に13いて、34はポロン+−020c m−3の
p型高濃度不純物領域、368;lリン] O”cm−
”のn型低濃度不純物領域、35はリン1.0”cmの
n型高濃度不純物領域である。32は絶縁基体、33.
’37は厚さ300人の絶縁膜であり、各不純物領域の
厚さは500人である。このように非常に薄い低濃度不
純物領域で、且つ両グー1〜電極構造にすることで、低
濃度不純物領域のポテンシャルを半導体層全体に渡って
一様に制御でき、特性の安定性を向上させることかでき
た。
p型高濃度不純物領域、368;lリン] O”cm−
”のn型低濃度不純物領域、35はリン1.0”cmの
n型高濃度不純物領域である。32は絶縁基体、33.
’37は厚さ300人の絶縁膜であり、各不純物領域の
厚さは500人である。このように非常に薄い低濃度不
純物領域で、且つ両グー1〜電極構造にすることで、低
濃度不純物領域のポテンシャルを半導体層全体に渡って
一様に制御でき、特性の安定性を向上させることかでき
た。
[発明の効果]
以上詳細に説明したように、本発明のダイオードによれ
ば、制御電極をフローティングとする又は制御電極の電
位を変化させることで、内部電界分布を制御し、ダイオ
ードの特性を変化させることが可能となる。
ば、制御電極をフローティングとする又は制御電極の電
位を変化させることで、内部電界分布を制御し、ダイオ
ードの特性を変化させることが可能となる。
複数の用途のダイオードを同一チップ内に作製する電子
回路装置に本発明を用いれば、一つのダイオードで複数
の特性が得られるため、ダイオドの数を減らすことがで
き、回路設計を簡易化でき、コストを低減できる。なお
、本発明の製造プロセスは通常のM OS +−ランジ
スタ製造プロセスで作製されるため、集積回路装置を形
成する上で製造プロセスの増加を招(ことばない。
回路装置に本発明を用いれば、一つのダイオードで複数
の特性が得られるため、ダイオドの数を減らすことがで
き、回路設計を簡易化でき、コストを低減できる。なお
、本発明の製造プロセスは通常のM OS +−ランジ
スタ製造プロセスで作製されるため、集積回路装置を形
成する上で製造プロセスの増加を招(ことばない。
第1図は、本発明のダイオードの第1実施例の縦断面図
である。 第2図〜第4図は、上記第1実施例のダイオードの製造
工程を説明するための工程図である。 第5図(A)〜(C)は、ダイオードの動作原理の説明
図である。 第6図は、本発明のダイオードの第2実施例の縦断面図
である。 1ばn型基板、2は埋め込み5i02層、3はn型の単
結晶層、4はp型の高濃度不純物領域、5ばn型の高濃
度不純物領域、6ばn型の低濃度不純物領域、7は酸化
膜、8は制御電極どなるn°ポリシリコン電極、9はア
ルミ電極である。 代理人 弁理士 山 下 穣 平 第 図 第 図
である。 第2図〜第4図は、上記第1実施例のダイオードの製造
工程を説明するための工程図である。 第5図(A)〜(C)は、ダイオードの動作原理の説明
図である。 第6図は、本発明のダイオードの第2実施例の縦断面図
である。 1ばn型基板、2は埋め込み5i02層、3はn型の単
結晶層、4はp型の高濃度不純物領域、5ばn型の高濃
度不純物領域、6ばn型の低濃度不純物領域、7は酸化
膜、8は制御電極どなるn°ポリシリコン電極、9はア
ルミ電極である。 代理人 弁理士 山 下 穣 平 第 図 第 図
Claims (2)
- (1)一導電型の第1の高濃度不純物領域と、この第1
の高濃度不純物領域と反対導電型の第2の半導体領域と
が、真性半導体領域又は低濃度不純物領域を介して接合
され、 前記真性半導体領域又は低濃度不純物領域上に絶縁膜を
介して制御電極が形成されていることを特徴とするダイ
オード。 - (2)前記真性半導体領域又は低濃度不純物領域、前記
第1の高濃度不純物領域、前記低濃度不純物領域が、絶
縁基体上の半導体層に形成されている請求項1記載のダ
イオード。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2129304A JPH0425175A (ja) | 1990-05-21 | 1990-05-21 | ダイオード |
EP91304543A EP0458570B1 (en) | 1990-05-21 | 1991-05-20 | Diode and semiconductor device having such a diode |
AT91304543T ATE159127T1 (de) | 1990-05-21 | 1991-05-20 | Diode und halbleiterbauelement mit einer diode |
DE69127852T DE69127852D1 (de) | 1990-05-21 | 1991-05-20 | Diode und Halbleiterbauelement mit einer Diode |
US08/348,198 US5616944A (en) | 1990-05-21 | 1994-11-28 | Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2129304A JPH0425175A (ja) | 1990-05-21 | 1990-05-21 | ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0425175A true JPH0425175A (ja) | 1992-01-28 |
Family
ID=15006257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2129304A Pending JPH0425175A (ja) | 1990-05-21 | 1990-05-21 | ダイオード |
Country Status (5)
Country | Link |
---|---|
US (1) | US5616944A (ja) |
EP (1) | EP0458570B1 (ja) |
JP (1) | JPH0425175A (ja) |
AT (1) | ATE159127T1 (ja) |
DE (1) | DE69127852D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171428A (ja) * | 2009-01-22 | 2010-08-05 | Palo Alto Research Center Inc | 薄膜ダイオード |
JP2011523200A (ja) * | 2008-04-15 | 2011-08-04 | クナノ アーベー | ナノワイヤラップゲートデバイス |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
JP2773474B2 (ja) * | 1991-08-06 | 1998-07-09 | 日本電気株式会社 | 半導体装置 |
US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
TW335503B (en) * | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
US6388652B1 (en) | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
US6249027B1 (en) | 1998-06-08 | 2001-06-19 | Sun Microsystems, Inc. | Partially depleted SOI device having a dedicated single body bias means |
EP1086480B1 (en) | 1998-06-11 | 2003-09-03 | Petr Viscor | Planar electron emitter (pee) |
US6100567A (en) * | 1998-06-11 | 2000-08-08 | Sun Microsystems, Inc. | Tunable threshold SOI device using back gate and intrinsic channel region |
US6563131B1 (en) * | 2000-06-02 | 2003-05-13 | International Business Machines Corporation | Method and structure of a dual/wrap-around gate field effect transistor |
US7189997B2 (en) | 2001-03-27 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6982194B2 (en) * | 2001-03-27 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6740938B2 (en) * | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
US7116593B2 (en) * | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
US20060113612A1 (en) * | 2002-06-19 | 2006-06-01 | Kailash Gopalakrishnan | Insulated-gate semiconductor device and approach involving junction-induced intermediate region |
US7173310B2 (en) * | 2002-12-03 | 2007-02-06 | International Business Machines Corporation | Lateral lubistor structure and method |
CN100459119C (zh) * | 2002-12-03 | 2009-02-04 | 国际商业机器公司 | 横向lubistor结构和方法 |
US20050110038A1 (en) * | 2003-11-21 | 2005-05-26 | Hamerski Roman J. | High voltage semiconductor device having current localization region |
JP2006060191A (ja) * | 2004-07-23 | 2006-03-02 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、電子機器 |
FR2894386B1 (fr) * | 2005-12-06 | 2008-02-29 | Commissariat Energie Atomique | Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor |
US7638816B2 (en) | 2007-08-28 | 2009-12-29 | Littelfuse, Inc. | Epitaxial surge protection device |
US7943959B2 (en) * | 2007-08-28 | 2011-05-17 | Littelfuse, Inc. | Low capacitance semiconductor device |
US8232603B2 (en) * | 2009-03-19 | 2012-07-31 | International Business Machines Corporation | Gated diode structure and method including relaxed liner |
WO2017171838A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Semiconductor diodes employing back-side semiconductor or metal |
FR3091786B1 (fr) * | 2019-01-16 | 2021-03-19 | St Microelectronics Rousset | Diode de type PIN comportant une couche conductrice, et procédé de fabrication |
US11088241B2 (en) | 2019-01-16 | 2021-08-10 | Stmicroelectronics (Rousset) Sas | Pin diode including a conductive layer, and fabrication process |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1025994B (de) * | 1954-08-09 | 1958-03-13 | Deutsche Bundespost | Halbleiteranordnung zur Gleichrichtung, Steuerung oder Verstaerkung elektrischer oder photoelektrischer Stroeme |
US4037140A (en) * | 1976-04-14 | 1977-07-19 | Rca Corporation | Protection circuit for insulated-gate field-effect transistors (IGFETS) |
FR2382097A1 (fr) * | 1977-02-23 | 1978-09-22 | Radiotechnique Compelec | Procede de fabrication de diodes semi-conductrices de type p-i-n |
JPS5754370A (en) * | 1980-09-19 | 1982-03-31 | Nippon Telegr & Teleph Corp <Ntt> | Insulating gate type transistor |
JPH0612821B2 (ja) * | 1981-12-03 | 1994-02-16 | 日本電気株式会社 | 半導体装置 |
JPS57184251A (en) * | 1982-04-23 | 1982-11-12 | Agency Of Ind Science & Technol | Semiconductor element with control electrode |
JPS6080279A (ja) * | 1983-10-08 | 1985-05-08 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲ−ト形トランジスタ |
JPS60245168A (ja) * | 1984-05-18 | 1985-12-04 | Matsushita Electric Ind Co Ltd | トンネルトランジスタ |
US5140391A (en) * | 1987-08-24 | 1992-08-18 | Sony Corporation | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer |
-
1990
- 1990-05-21 JP JP2129304A patent/JPH0425175A/ja active Pending
-
1991
- 1991-05-20 EP EP91304543A patent/EP0458570B1/en not_active Expired - Lifetime
- 1991-05-20 DE DE69127852T patent/DE69127852D1/de not_active Expired - Lifetime
- 1991-05-20 AT AT91304543T patent/ATE159127T1/de not_active IP Right Cessation
-
1994
- 1994-11-28 US US08/348,198 patent/US5616944A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011523200A (ja) * | 2008-04-15 | 2011-08-04 | クナノ アーベー | ナノワイヤラップゲートデバイス |
JP2010171428A (ja) * | 2009-01-22 | 2010-08-05 | Palo Alto Research Center Inc | 薄膜ダイオード |
Also Published As
Publication number | Publication date |
---|---|
US5616944A (en) | 1997-04-01 |
EP0458570A1 (en) | 1991-11-27 |
DE69127852D1 (de) | 1997-11-13 |
EP0458570B1 (en) | 1997-10-08 |
ATE159127T1 (de) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0425175A (ja) | ダイオード | |
KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
KR100495023B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101126933B1 (ko) | 폴리에미터형 바이폴라 트랜지스터, bcd 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 bcd 소자의 제조 방법 | |
JP2002261292A (ja) | 半導体装置及びその製造方法 | |
JPH02237160A (ja) | 半導体装置 | |
JPS6042626B2 (ja) | 半導体装置の製造方法 | |
KR20020034870A (ko) | 기판 커패시턴스가 감소된 집적 회로 | |
JPS6113661A (ja) | 半導体装置およびその製造方法 | |
KR920008120B1 (ko) | Mos형 전계효과트랜지스터 | |
KR0139773B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JPH04259259A (ja) | 薄膜soi構造のmisトランジスタ | |
JP3425043B2 (ja) | Mis型半導体装置の製造方法 | |
JPH02178965A (ja) | 絶縁分離型電界効果半導体装置 | |
JPS6025028B2 (ja) | 半導体装置の製造方法 | |
JPS61156830A (ja) | 半導体装置およびその製造方法 | |
JPH0472770A (ja) | 半導体装置の製造方法 | |
JPH06181312A (ja) | 半導体装置及びその製造方法 | |
JPS59195869A (ja) | 半導体装置の製造方法 | |
JPS6059777A (ja) | 半導体装置の製造方法 | |
JPH03153081A (ja) | 電界効果型トランジスタおよびその製造方法 | |
KR20100051220A (ko) | 폴리에미터형 바이폴라 트랜지스터, bcd 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 bcd 소자의 제조 방법 | |
JPH08274313A (ja) | 半導体装置、およびその製造方法 | |
JPH0321102B2 (ja) | ||
JPH118381A (ja) | 半導体装置 |