JPS6058581B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6058581B2 JPS6058581B2 JP11078576A JP11078576A JPS6058581B2 JP S6058581 B2 JPS6058581 B2 JP S6058581B2 JP 11078576 A JP11078576 A JP 11078576A JP 11078576 A JP11078576 A JP 11078576A JP S6058581 B2 JPS6058581 B2 JP S6058581B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicate glass
- glass layer
- oxide film
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
バイポーラトランジスタが組込まれている集積回路（Ｉ
Ｃ）の主表面には、表面安定化膜として燐シリケートガ
ラス層が被着されているのが一般的である。
Ｃ）の主表面には、表面安定化膜として燐シリケートガ
ラス層が被着されているのが一般的である。
この燐シリケートガラス層はナトリウムイオン等のアル
カリイオンをゲツターする機能を有することから、絶縁
膜であるシリコン酸化膜〜の静浄化を保持する。ところ
で従来、この燐シリケートガラス層は、バイポーラトラ
ンジスタが組込まれている集積回路に関する限り、エミ
ッタ層形成の際の燐拡散時、−ιｈｌ祖険１ ゛− ’
Ｙｒｌ、 一し１−呼ｌ 、 、１ 。
カリイオンをゲツターする機能を有することから、絶縁
膜であるシリコン酸化膜〜の静浄化を保持する。ところ
で従来、この燐シリケートガラス層は、バイポーラトラ
ンジスタが組込まれている集積回路に関する限り、エミ
ッタ層形成の際の燐拡散時、−ιｈｌ祖険１ ゛− ’
Ｙｒｌ、 一し１−呼ｌ 、 、１ 。
をそのまま用いたものであつた。
したがつて、コンタクト孔の形成は前記燐シリケートガ
ラス層およびこの下層にあるシリコン酸化膜（絶縁膜）
を写真蝕刻技術による選択エッチングすることによりな
される。したがつて、前記燐シリケートガラス層の濃度
を所定値に決定させることが困難であつたことはもちろ
んのこと、燐シリケートガラス層のエッチング速度がシ
リコン酸化膜のそれと比較して非常に大なるため、燐シ
リケートガラス層面に大幅なサイドエッチングがなされ
たコンタクト孔が形成されていた。
ラス層およびこの下層にあるシリコン酸化膜（絶縁膜）
を写真蝕刻技術による選択エッチングすることによりな
される。したがつて、前記燐シリケートガラス層の濃度
を所定値に決定させることが困難であつたことはもちろ
んのこと、燐シリケートガラス層のエッチング速度がシ
リコン酸化膜のそれと比較して非常に大なるため、燐シ
リケートガラス層面に大幅なサイドエッチングがなされ
たコンタクト孔が形成されていた。
したがつて微細コンタクト孔形成はできず、集積化向上
の妨げになつていた。また、絶縁膜であるシリコン酸化
膜がベース層およびエミッタ層形成の際のマスクとして
用いた熱酸化膜である場合において、エミッタ層上、ベ
ース層上およびコレクタ層上のシリコン酸化膜が段差的
に膜厚が大となる構成になつているため、ベースコンタ
クト孔の形成中であつても、コレクタコンタクト孔およ
びエミッタコンタクト孔はすでに形成され、サイドエッ
チが進行中であるという現象が起る。
の妨げになつていた。また、絶縁膜であるシリコン酸化
膜がベース層およびエミッタ層形成の際のマスクとして
用いた熱酸化膜である場合において、エミッタ層上、ベ
ース層上およびコレクタ層上のシリコン酸化膜が段差的
に膜厚が大となる構成になつているため、ベースコンタ
クト孔の形成中であつても、コレクタコンタクト孔およ
びエミッタコンタクト孔はすでに形成され、サイドエッ
チが進行中であるという現象が起る。
したがつてこの点においても微細コンタクト孔形成はで
きず、集積化向上の妨げになつていた。それ故、本発明
の目的は不純物を含むシリケートガラス層が被着されて
いるバイポーラトランジスタにおいて、そのシリケート
ガラス層の不純物濃度を任意に設定でき、かつ小なるコ
ンタクト孔を有する半導体装置の製造方法を提供するも
のである。このような目的を達成するための本発明の構
成は、第１導電型のベース層内に上記第１導電型とは反
対の第２導電型のエミッタ層を選択的に形成する工程と
、上記エミッタ層形成の際に形成された第２導電型不純
物を含むシリケートガラス層を除去する工程と、露出す
るベース層およびエミッタ層上に新らたに第２導電型不
純物を含むシリケートガラス層を形成する工程と、上記
新らたに形成されたシリケートガラス層を選択的に除去
してベースコンタクト孔およびエミッタコンタクト孔を
形成する工程とを含むものてある。
きず、集積化向上の妨げになつていた。それ故、本発明
の目的は不純物を含むシリケートガラス層が被着されて
いるバイポーラトランジスタにおいて、そのシリケート
ガラス層の不純物濃度を任意に設定でき、かつ小なるコ
ンタクト孔を有する半導体装置の製造方法を提供するも
のである。このような目的を達成するための本発明の構
成は、第１導電型のベース層内に上記第１導電型とは反
対の第２導電型のエミッタ層を選択的に形成する工程と
、上記エミッタ層形成の際に形成された第２導電型不純
物を含むシリケートガラス層を除去する工程と、露出す
るベース層およびエミッタ層上に新らたに第２導電型不
純物を含むシリケートガラス層を形成する工程と、上記
新らたに形成されたシリケートガラス層を選択的に除去
してベースコンタクト孔およびエミッタコンタクト孔を
形成する工程とを含むものてある。
以下、図面を参照し、本発明を詳細に説明する。第１図
ａないしｉは本発明に係る半導体装置の製造方法の一実
施例を示す断面工程図てある。
ａないしｉは本発明に係る半導体装置の製造方法の一実
施例を示す断面工程図てある。
以下工程順に説明する。第１図ＡＰ型シリコン基板１を
用意し、この主表面を酸化性の雰囲気中て熱処理するこ
とによりシリコン酸化膜を形成する。
用意し、この主表面を酸化性の雰囲気中て熱処理するこ
とによりシリコン酸化膜を形成する。
そしてその一領域を写真蝕刻技術による選択エッチング
で除去し、Ｐ型シリコン基板１の一部表面を露出させる
。そしてこの表面よりＮ＋型不純物を拡散してＮ＋型シ
リコン層を形成した後、前記シリコン酸化膜を全て除去
し、エピタキシャル成長法で、Ｎ型シリコン層２を形成
する。このようにして、前記Ｎ＋型シリコン層はＰ型シ
リコン基板１とＮ型シリコン層２との界面に存在する埋
込み層３となる。その後、前記シリコン層２の表面を酸
化性の雰囲気中で熱処理することによりシリコン酸化膜
４を形成する。第１図ｂ前記埋込み層３上のＮ型シリコ
ン層２を他のＮ型シリコン層２と分離する領域部のシリ
コン酸化膜４を写真蝕刻技術による選択エッチングをし
、Ｐ＋型不純物を拡散することによりＰ型シリコン基板
１に達するアイソレーシヨン層５を形成する。
で除去し、Ｐ型シリコン基板１の一部表面を露出させる
。そしてこの表面よりＮ＋型不純物を拡散してＮ＋型シ
リコン層を形成した後、前記シリコン酸化膜を全て除去
し、エピタキシャル成長法で、Ｎ型シリコン層２を形成
する。このようにして、前記Ｎ＋型シリコン層はＰ型シ
リコン基板１とＮ型シリコン層２との界面に存在する埋
込み層３となる。その後、前記シリコン層２の表面を酸
化性の雰囲気中で熱処理することによりシリコン酸化膜
４を形成する。第１図ｂ前記埋込み層３上のＮ型シリコ
ン層２を他のＮ型シリコン層２と分離する領域部のシリ
コン酸化膜４を写真蝕刻技術による選択エッチングをし
、Ｐ＋型不純物を拡散することによりＰ型シリコン基板
１に達するアイソレーシヨン層５を形成する。
第１図ｃ前記アイソレーシヨン層５に囲まれたＮ型シリ
コン層２上のシリコン酸化膜４の一部領域を写真蝕刻技
術による選択エッチングし、Ｐ型不純物を拡散すること
によりベース層６を形成する。
コン層２上のシリコン酸化膜４の一部領域を写真蝕刻技
術による選択エッチングし、Ｐ型不純物を拡散すること
によりベース層６を形成する。
この場合、ベース層６上面は拡散の際に生成されるシリ
コン酸化膜が形成され、Ｎ型シリコン層２上のシリコン
酸化膜間に段差が生ずる。第１図ｄ前記ベース層６上面
のシリコン酸化膜の一部およびＮ型シリコン層２上面シ
リコン酸化膜の一部を写真蝕刻技術による選択エッチン
グ方法で孔開けした後、Ｎ＋型不純物である燐をデイポ
ジシヨンして拡散を行う。この結果、ベース層６内には
エミッタ層７、Ｎ型シリコン層２内にはコレクタコンタ
クト層８が形成されると伴に、シリコン酸化膜４上面に
は燐シリケートガラス層９が生成される。第１図ｅ適当
なエッチング液で燐シリケートガラス層９のみを除去す
る。
コン酸化膜が形成され、Ｎ型シリコン層２上のシリコン
酸化膜間に段差が生ずる。第１図ｄ前記ベース層６上面
のシリコン酸化膜の一部およびＮ型シリコン層２上面シ
リコン酸化膜の一部を写真蝕刻技術による選択エッチン
グ方法で孔開けした後、Ｎ＋型不純物である燐をデイポ
ジシヨンして拡散を行う。この結果、ベース層６内には
エミッタ層７、Ｎ型シリコン層２内にはコレクタコンタ
クト層８が形成されると伴に、シリコン酸化膜４上面に
は燐シリケートガラス層９が生成される。第１図ｅ適当
なエッチング液で燐シリケートガラス層９のみを除去す
る。
第１図ｆ写真蝕刻技術による選択エッチング方法でシリ
コン酸化膜４の一部を除去し、ベース層６面を露出させ
る。
コン酸化膜４の一部を除去し、ベース層６面を露出させ
る。
この場合において、Ｎ型シリコン層２とベース層６、ベ
ース層６とエミッタ層７のそれぞれの接合部は露出させ
ずシリコン酸化膜４で被覆させた状態とする。第１図ｇ
このように加工された表面にＣＶＤ（Ｃｈｅｍｉｃａ
ＩＶａｐＯｕｒＤｅｐＯｓｉｔｉＯｎ）方法で燐シリケ
ートガラス層１０を形成する。
ース層６とエミッタ層７のそれぞれの接合部は露出させ
ずシリコン酸化膜４で被覆させた状態とする。第１図ｇ
このように加工された表面にＣＶＤ（Ｃｈｅｍｉｃａ
ＩＶａｐＯｕｒＤｅｐＯｓｉｔｉＯｎ）方法で燐シリケ
ートガラス層１０を形成する。
この燐シリケートガラス層１０は濃度約４ｍ０１％、膜
厚９０００Ａで形成し、８００℃〜９００゜Ｃの範囲で
熱処理（デインシファイ）をすることにより緻密化させ
る。第１図ｈ写真蝕刻技術による選択エッチング方法に
より前記燐シリケートガラス層１０の一部を除去し、エ
ミッタ層７、ベース層６およびコレクタコンタクト層８
のそれぞれ一部を露出させる。
厚９０００Ａで形成し、８００℃〜９００゜Ｃの範囲で
熱処理（デインシファイ）をすることにより緻密化させ
る。第１図ｈ写真蝕刻技術による選択エッチング方法に
より前記燐シリケートガラス層１０の一部を除去し、エ
ミッタ層７、ベース層６およびコレクタコンタクト層８
のそれぞれ一部を露出させる。
この場合、燐シリケートガラス層１０からはシリコン酸
化膜４が露出しないように若干小なる孔を形成する。第
１図１ このように加工された表面にアルミニウムを蒸
着して、アルミニウム層を形成した後、写真蝕刻技術に
よる選択エッチング方法て適当に選択除去してコレクタ
コンタクト層８と接続されたコレクタ電極１１、ベース
層６と接続されたベース電極１２、エミッタ層７と接続
されたエミッタ電極１３を形成する。
化膜４が露出しないように若干小なる孔を形成する。第
１図１ このように加工された表面にアルミニウムを蒸
着して、アルミニウム層を形成した後、写真蝕刻技術に
よる選択エッチング方法て適当に選択除去してコレクタ
コンタクト層８と接続されたコレクタ電極１１、ベース
層６と接続されたベース電極１２、エミッタ層７と接続
されたエミッタ電極１３を形成する。
このようにエミッタ層、ベース層およびコレクタ層の一
部を露出させるため、絶縁膜であるシリコン酸化膜面に
コンタクト孔より若干大きめの孔を形成した後、ＣＶＤ
方法で燐シリケートガラス層を被着させ、この燐シリケ
ートガラス層にコンタクト孔を形成して電極を形成する
ようにすれば、表面安定化膜である燐シリケートガラス
層の濃度を自由に特定できる。
部を露出させるため、絶縁膜であるシリコン酸化膜面に
コンタクト孔より若干大きめの孔を形成した後、ＣＶＤ
方法で燐シリケートガラス層を被着させ、この燐シリケ
ートガラス層にコンタクト孔を形成して電極を形成する
ようにすれば、表面安定化膜である燐シリケートガラス
層の濃度を自由に特定できる。
そしてコンタクト孔形成は燐シリケートガラス層のみを
選択エッチングすればよいことから、大幅なサイドエッ
チングによるコンタクト孔が形成されることはなくなる
。また、各コンタクト孔形成部において燐シリケートガ
ラス層下に膜厚の異なるシリコン酸化膜が存在しないこ
とから、燐シリケートガラス層のエッチング深さが同一
であるため過剰なサイドエッチングがなされず微細なコ
ンタクト孔が形成できる。また、表面安定化膜である燐
シリケートガラス層からは絶縁膜であるシリコン酸化膜
が露出されていないことから、アルカリイオン等の侵入
を完全に遮蔽できるので、より完全な表面安定化を図る
ことができる。
選択エッチングすればよいことから、大幅なサイドエッ
チングによるコンタクト孔が形成されることはなくなる
。また、各コンタクト孔形成部において燐シリケートガ
ラス層下に膜厚の異なるシリコン酸化膜が存在しないこ
とから、燐シリケートガラス層のエッチング深さが同一
であるため過剰なサイドエッチングがなされず微細なコ
ンタクト孔が形成できる。また、表面安定化膜である燐
シリケートガラス層からは絶縁膜であるシリコン酸化膜
が露出されていないことから、アルカリイオン等の侵入
を完全に遮蔽できるので、より完全な表面安定化を図る
ことができる。
さらに、燐シリケートガラス層はＣＶＤ方法で形成する
ことができることから、所定の膜厚、濃度を決定でき、
さらには適当な温度でデインシファイできるので、燐シ
リケートガラス層中の燐をシリコン層中に拡散するのを
防止でき、これにより前記シリコン層面にライト酸化で
、膜厚の小なるシリコン酸化膜を形成する工程等を省く
ことができる。
ことができることから、所定の膜厚、濃度を決定でき、
さらには適当な温度でデインシファイできるので、燐シ
リケートガラス層中の燐をシリコン層中に拡散するのを
防止でき、これにより前記シリコン層面にライト酸化で
、膜厚の小なるシリコン酸化膜を形成する工程等を省く
ことができる。
実験の結果、シリコン基板面に濃度４ｍ０１％、膜厚９
０００Ａの燐シリケートガラス層を形成して、デインシ
ファイをした場合のシリコン基板面の比抵抗がどのよう
に変化するかを示すデータを第２図の如く得、これによ
ると８００′Ｃ〜９００℃の熱処理でシリコン基板面の
比抵抗が変化しないこと、すなわち燐シリケートガラス
層中の燐がシリコン基板面にまつたく拡散しないことが
判つた。本実施例では、バイポーラトランジスタが組込
まれた集積回路を一例として掲げて説明したものである
が、これに限定されることはなく、単体のバイポーラト
ランジスタ・サイリスタ等であつてもよいことはもちろ
んである。
０００Ａの燐シリケートガラス層を形成して、デインシ
ファイをした場合のシリコン基板面の比抵抗がどのよう
に変化するかを示すデータを第２図の如く得、これによ
ると８００′Ｃ〜９００℃の熱処理でシリコン基板面の
比抵抗が変化しないこと、すなわち燐シリケートガラス
層中の燐がシリコン基板面にまつたく拡散しないことが
判つた。本実施例では、バイポーラトランジスタが組込
まれた集積回路を一例として掲げて説明したものである
が、これに限定されることはなく、単体のバイポーラト
ランジスタ・サイリスタ等であつてもよいことはもちろ
んである。
以上述べたように本発明に係る半導体装置の製造方法に
よれば、燐シリケートガラス層が被着されているバイポ
ーラトランジスタにおいて、燐シリケートガラス層の濃
度を任意に設定でき、かつ小なるコンタクト孔を有する
半導体装置が得られる。
よれば、燐シリケートガラス層が被着されているバイポ
ーラトランジスタにおいて、燐シリケートガラス層の濃
度を任意に設定でき、かつ小なるコンタクト孔を有する
半導体装置が得られる。
第１図ａないしｉは本発明に係る半導体装置の製造方法
の一実施例を示す断面工程図、第２図は・本発明に係る
半導体装置の製造方法の一効果を説明するための実験デ
ータである。 １・・・・・・Ｐ型シリコン基板、２・・・・・Ｎ型シ
リコン層、３・・・・・・埋込み層、４・・・・ウリコ
ン酸化膜、５・・アイソレーシヨン層、６・・・・・・
ベース層、７・・・・・・エミッタ層、８・・・・・・
コレクタコンタクト層、９，１０・・・・・・燐シリケ
ートガラス層、１１・・・・・・コレクタ電極、１２・
・・・・・ベース電極、１３・・・・・・エミッタ電極
。
の一実施例を示す断面工程図、第２図は・本発明に係る
半導体装置の製造方法の一効果を説明するための実験デ
ータである。 １・・・・・・Ｐ型シリコン基板、２・・・・・Ｎ型シ
リコン層、３・・・・・・埋込み層、４・・・・ウリコ
ン酸化膜、５・・アイソレーシヨン層、６・・・・・・
ベース層、７・・・・・・エミッタ層、８・・・・・・
コレクタコンタクト層、９，１０・・・・・・燐シリケ
ートガラス層、１１・・・・・・コレクタ電極、１２・
・・・・・ベース電極、１３・・・・・・エミッタ電極
。
Claims (1)
- １ 第１導電型のベース層内に上記第１導電型とは反対
の第２導電型のエミッタ層を選択的に形成する工程と、
上記エミッタ層形成の際に形成された第２導電型不純物
を含むシリケートガラス層を除去する工程と、露出する
ベース層およびエミッタ層上に新らたに第２導電型不純
物を含むシリケートガラス層を形成する工程と、上記新
らたに形成されたシリケートガラス層を選択的に除去し
てベースコンタクト孔およびエミッタコンタクト孔を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11078576A JPS6058581B2 (ja) | 1976-09-17 | 1976-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11078576A JPS6058581B2 (ja) | 1976-09-17 | 1976-09-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5336470A JPS5336470A (en) | 1978-04-04 |
| JPS6058581B2 true JPS6058581B2 (ja) | 1985-12-20 |
Family
ID=14544554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11078576A Expired JPS6058581B2 (ja) | 1976-09-17 | 1976-09-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058581B2 (ja) |
-
1976
- 1976-09-17 JP JP11078576A patent/JPS6058581B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5336470A (en) | 1978-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| US3776786A (en) | Method of producing high speed transistors and resistors simultaneously | |
| JPS6058581B2 (ja) | 半導体装置の製造方法 | |
| JPS5912020B2 (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS6134255B2 (ja) | ||
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS6115579B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS6118348B2 (ja) | ||
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS5947458B2 (ja) | 抵抗体の形成方法 | |
| JPS5965465A (ja) | 半導体装置の製造方法 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPS59112616A (ja) | 半導体装置の製造方法 | |
| JPH0337740B2 (ja) | ||
| JPH0140502B2 (ja) | ||
| JPH0232790B2 (ja) | ||
| JPS6115589B2 (ja) | ||
| JPH0139225B2 (ja) | ||
| JPH0570931B2 (ja) |