JPS6188543A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6188543A JPS6188543A JP21070284A JP21070284A JPS6188543A JP S6188543 A JPS6188543 A JP S6188543A JP 21070284 A JP21070284 A JP 21070284A JP 21070284 A JP21070284 A JP 21070284A JP S6188543 A JPS6188543 A JP S6188543A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- aperture
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法、特に多層配線構造を有
する半導体装置の製造方法に関する。
する半導体装置の製造方法に関する。
（従来の技術）
従来、多層配線構造の半導体装置の製造においては、下
部配線と上部配線との間に層間絶縁膜を設け、層間絶縁
膜に開孔を設けて、下部配線と下部配線の接続を行って
いる。
部配線と上部配線との間に層間絶縁膜を設け、層間絶縁
膜に開孔を設けて、下部配線と下部配線の接続を行って
いる。
第２図ｆａ）〜ｆｃ）は従来の半導体装置の製造工程の
一部を説明するための断面図である。
一部を説明するための断面図である。
まず、第２図（ａ）に示すように、Ｐ型のシリコン基板
１の一生表面に熱酸化法により酸化シリコン膜２を形成
し、次に、この酸化シリコン膜２全通してイオン注入法
により基板と反対導電型、即ちＮ型を与える不純物を基
板に導入して拡散層領域３全形成する。
１の一生表面に熱酸化法により酸化シリコン膜２を形成
し、次に、この酸化シリコン膜２全通してイオン注入法
により基板と反対導電型、即ちＮ型を与える不純物を基
板に導入して拡散層領域３全形成する。
次に二酸化シリコン膜２上に気相成長法により層間絶縁
膜４を形成する。
膜４を形成する。
次に、第２図（ｂ）に示すように、層間絶縁膜４上にフ
ォトレジスト５で所定のパターンを形成する。
ォトレジスト５で所定のパターンを形成する。
次に、第２図（Ｃ１に示すように、層間絶縁膜４゜酸化
シリコン膜２を異方的にエツチングして開孔する。この
フォトレジスト５を除去後、その上にアルミニウム電極
６を形成する。
シリコン膜２を異方的にエツチングして開孔する。この
フォトレジスト５を除去後、その上にアルミニウム電極
６を形成する。
（発明が解決しようとする問題点）
このように形成されたアルミニウム電極窓の構造では、
開孔部縁が急峻であるために、その部分でのアルミニウ
ム電極６の断線が起き易くなり、半導体装置としての機
能が失われてしまうという問題がある。
開孔部縁が急峻であるために、その部分でのアルミニウ
ム電極６の断線が起き易くなり、半導体装置としての機
能が失われてしまうという問題がある。
本発明の目的は上記欠点を除去し、金属電極及び配線の
開口部における断線を低減し、歩留り。
開口部における断線を低減し、歩留り。
信頼性を向上させることのできる半導体装置の製造方法
を提供することにある。
を提供することにある。
（問題点を解決するための手段）
本発明の半導体集積回路装置の製造方法は、一導電型を
有する半導体基板の一主表面上に第１の絶縁膜全被着す
る工程と、該第１の絶縁膜を通して反対導電型の不純物
ｔＳ入する工程と、前記第１の絶縁膜上に第２の絶縁膜
を被着する工程と、該第２の絶縁膜上に第３の薄い絶縁
膜を形成する工程と、前記第３の絶縁膜の上にフォトレ
ジストのパターンを被着する工程と、該フォトレジスト
の開孔部全通して第１．第２．第３の絶縁膜を異方的に
エツチングする工程と、前記フォトレジストを除去する
工程と、熱処理して開孔部縁の第３の薄い絶縁膜をだら
す工程と金含んで構成される。
有する半導体基板の一主表面上に第１の絶縁膜全被着す
る工程と、該第１の絶縁膜を通して反対導電型の不純物
ｔＳ入する工程と、前記第１の絶縁膜上に第２の絶縁膜
を被着する工程と、該第２の絶縁膜上に第３の薄い絶縁
膜を形成する工程と、前記第３の絶縁膜の上にフォトレ
ジストのパターンを被着する工程と、該フォトレジスト
の開孔部全通して第１．第２．第３の絶縁膜を異方的に
エツチングする工程と、前記フォトレジストを除去する
工程と、熱処理して開孔部縁の第３の薄い絶縁膜をだら
す工程と金含んで構成される。
（実施例）
次に本発明の実施例について図面を用いて説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの断面図である。
めの断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
１の一主表面に第１の絶縁膜として熱酸化法による二酸
化シリコン膜１２を形成する。次に、二酸化シリコン膜
１２を通してイオン注入法により基板と反対導電型、即
ちＮ型を与える不純物を基板に導入して拡散領域１３を
形成する。次に、二酸化シリコン膜１２上に第２の絶縁
膜として気相成長法による層間絶房膜１４２形成する。
１の一主表面に第１の絶縁膜として熱酸化法による二酸
化シリコン膜１２を形成する。次に、二酸化シリコン膜
１２を通してイオン注入法により基板と反対導電型、即
ちＮ型を与える不純物を基板に導入して拡散領域１３を
形成する。次に、二酸化シリコン膜１２上に第２の絶縁
膜として気相成長法による層間絶房膜１４２形成する。
この層間絶縁膜上ＶＣ第３の絶縁膜としてＢ２Ｈ，：Ｐ
Ｈ３：ＳｉＨ４を成分として気相成長法により薄いＢＰ
ＳＧ＠１７を形成する。
Ｈ３：ＳｉＨ４を成分として気相成長法により薄いＢＰ
ＳＧ＠１７を形成する。
次に、第１図（ｂ）に示すように、フォトレジスト１５
のパターンを形成する。
のパターンを形成する。
次に、第１図（Ｃ１に示すように、フォトレジスト１５
をマスクとして薄いＢＰＳＰ 膜１７と層間絶縁膜１
４及び二酸化シリコン膜１２を異方的にエツチングする
。
をマスクとして薄いＢＰＳＰ 膜１７と層間絶縁膜１
４及び二酸化シリコン膜１２を異方的にエツチングする
。
次に、第１図（ｄｌに示すように、フォトレジスト１５
を除去して、高温雰囲気中で熱処理して開孔部縁の薄１
．−、ＢＰＳＧ膜１７全友うす。
を除去して、高温雰囲気中で熱処理して開孔部縁の薄１
．−、ＢＰＳＧ膜１７全友うす。
次に、第１図ｔｅｌに示すように、通常の方法によりア
ルミニウムｂ：ｉ極ｉ６ｉ形成する。
ルミニウムｂ：ｉ極ｉ６ｉ形成する。
この様に、薄いＢＰＳＧ膜を形成することに工す、高温
雰囲気中の熱処理で開孔３縁全〆らし、急峻な角部分を
なくすＣとができ、開孔部端での上部導電層の断線を少
くする事が出来る。
雰囲気中の熱処理で開孔３縁全〆らし、急峻な角部分を
なくすＣとができ、開孔部端での上部導電層の断線を少
くする事が出来る。
（発明の効果）
以上説明したように、本発明によれば、多層配線の層間
絶縁膜の開孔部における配線の断線を低減することがで
きる半導体装置の製造方法が得られる。
絶縁膜の開孔部における配線の断線を低減することがで
きる半導体装置の製造方法が得られる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した断面図、第２図（ａ）〜（Ｃ）は従
来の半導体装置の製造工程の一部？説明するための製造
工程断面図である。 １．１１・・・・・・Ｐ型巣結晶シリコン基板、２．１
２・・・・・二酸化シリコン膜、３，１３・・・・・・
不純物拡散領域、４．１４・・・・・・層間絶縁膜、５
．１５・・・・・・フォトレジスト、６．１６・・・・
・アルミニウム電極、１７・・・・・ＢＰ８Ｇ膜。 （ａ）
（ｄ）（ｂ）
ζＣ）（ｃ） 第ｔｆＥＪ （０，） Ｃｂン （Ｃン 革２図
めの工程順に示した断面図、第２図（ａ）〜（Ｃ）は従
来の半導体装置の製造工程の一部？説明するための製造
工程断面図である。 １．１１・・・・・・Ｐ型巣結晶シリコン基板、２．１
２・・・・・二酸化シリコン膜、３，１３・・・・・・
不純物拡散領域、４．１４・・・・・・層間絶縁膜、５
．１５・・・・・・フォトレジスト、６．１６・・・・
・アルミニウム電極、１７・・・・・ＢＰ８Ｇ膜。 （ａ）
（ｄ）（ｂ）
ζＣ）（ｃ） 第ｔｆＥＪ （０，） Ｃｂン （Ｃン 革２図
Claims (2)
- （１）一導電型を有する半導体基板の一主表面上に第１
の絶縁膜を被着する工程と、該第１の絶縁膜を通して反
対導電型の不純物を導入する工程と、前記第１の絶縁膜
上に第２の絶縁膜を被着する工程と、該第２の絶縁膜上
に第３の薄い絶縁膜を被着する工程と、前記第３の絶縁
膜の上にフォトレジストのパターンを形成する工程と、
該フォトレジストの開孔部を通して第１、第２、第３の
絶縁膜を異方的にエッチングする工程と、前記フォトレ
ジストを除去する工程と、熱処理して開孔部縁の第３の
絶縁膜をだらす工程とを含むことを特徴とする半導体装
置の製造方法。 - （２）第３の薄い絶縁膜がホウ素リンを含むガラス膜で
ある特許請求の範囲第（１）項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21070284A JPS6188543A (ja) | 1984-10-08 | 1984-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21070284A JPS6188543A (ja) | 1984-10-08 | 1984-10-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188543A true JPS6188543A (ja) | 1986-05-06 |
Family
ID=16593677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21070284A Pending JPS6188543A (ja) | 1984-10-08 | 1984-10-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188543A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
| JP2008000313A (ja) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Works Ltd | キャビネット |
-
1984
- 1984-10-08 JP JP21070284A patent/JPS6188543A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
| JP2008000313A (ja) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Works Ltd | キャビネット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0415619B2 (ja) | ||
| JPS63102325A (ja) | 半導体装置の製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPH02216834A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0294633A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02305467A (ja) | 半導体集積回路の製造方法 | |
| JPS6331167A (ja) | 半導体装置の製造方法 | |
| JPS61150274A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS6115589B2 (ja) | ||
| JPS6038873A (ja) | 半導体装置の製造方法 | |
| JPH0945933A (ja) | 静電誘導半導体装置の製造方法 | |
| JPS61158174A (ja) | 半導体装置及びその製造方法 | |
| JPH0685052A (ja) | 半導体装置の製造方法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 |