JPS6057645A - 半導体装置の製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の配線形成技術に関する。

〔背景技術〕

高集積化、微細化されたＩＣ，ＬＳＩ等の半導体装置に
おいて、半導体素子の形成されたシリコン半導体基体の
浅いｐｎ接合を有する半導体拡散領域の表面にアルミニ
ウムをコンタクトさせて電極を形成する場合、半導体基
体内へのアルミニウムの拡散による接合破壊を防止する
ためにシリコン入りのアルミニウムを用いて電極や配線
を形成することが知られている。

このようなシリコン入りのアルミニウム配線を形成する
には、第１図に示すように半導体素子２を有する半導体
基体１の上にシリコンを含んだアルミニウム蒸着膜３を
全面に形成した後、第２図に示すようにパターニングエ
ッチしている。このとき基体１上のシリコン酸化物（Ｓ
ｉＯ２）等の絶縁膜４表面にシリコンの残滓５が残り、
このままでは絶縁膜４表面で電流リーク不良等をひき起
すためＣ８４系ドライエツチング法でシリコン残滓処理
を行う必要がある。

ところで現在の設計ルール及びプロセスでは、シリコン
入りアルミニウムのパターニングマスクの位置誤差によ
り、素子のコンタクト部とアルミニウム配線とがずれて
、第２図に示したように配線形成後に半導体基体の一部
が露出する［目あき」６が生じる可能性がある。このよ
うなｒ目あき」７があると、シリコン残滓処理工程で第
３図に示すように目あき部の拡散層のシリコンが深くエ
ッチされて凹み７を生じ、半導体素子の特性１例えばト
ランジスタ特性に悪影響を及ぼし半導体装置の信頼性の
低下を来すという問題点が生じるということが本発明者
によってあきらかとされた。

〔発明の目的〕

本発明は上記した問題を解消するためになされたもので
あり、その目的とするところは、？１化された半導体素
子にその特性を損うことのないシリコン入りアルミニウ
ム形成技術を提供することにある。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、半導体素子の形成されたシリコン半導体基体
の表面にシリコンを含むアルミニウムを接触させて電極
（配Ｍ）を設けるにあたって、半、導体基体の請出部分
に純アルミニウム蒸着膜を形成した後、シリコンのイオ
ン打込みを行ってアルミ蒸着膜の表層部にあるアルミニ
ウム・シリコン膜を形成し、しかるのちパターニングエ
ッチしてシリコン入りアルミニウム電４ｒｉＡ（配線）
を形成することにより、シリコン残滓処理を行わずにす
むようになり、それによりコンタクト部の目あき部での
シリコンエッチをなくしたものである。

〔実施例〕

第４図乃至第６図は本発明の一実施例であって、半導体
素子の形成されたシリコン半導体基体の表面にシリコン
入りアルミニウム電極を形成する場合のプロセスを工程
断面図により示すものである。

以下各工程に従って説明する。

（１）第４図において、１はシリコン半導体基体、２は
基体表面に形成された半導体素子の一部で例えばエミッ
タ拡散領域で゛ある。４は基体表面に生成した半導体酸
化物（Ｓｉｎ２）等からなる絶縁膜である。この絶縁膜
の一部をホ１〜エッチしてコンタクト部をあけた状態で
純アルミニウムを蒸着して純アルミニウム蒸着膜８を形
成する。

（２）アルミニウム蒸着後、第５図に示すようにシリコ
ンのイオン打込みを行ない、純アルミニウム蒸着膜８の
表層部にＡＱ−８ｉ層９を形成する。

この後アニール処理し、表層部のシリコンをアルミニウ
ム膜内に拡散させる。

（３）ホトレジストマスクによるパターニングエッチし
て第６図に示すようにシリコン入りアルミニウム電極（
配線）１０を形成する。

第７図は本発明をＩＣのトランジスタの電極形成に適用
した場合の実施例を示す。

同図において、１１はＰ−型シリコン基板、１２はｎ０
型埋込層、１３はｎ−型エピタキシャル層（コレクタ）
、１４はＰ型アイソレーション、１５はｐ型拡散領域（
ベース）、１６はｎ′″型領域（エミッタ）で浅いｐｎ
接合を有する。１７は表面酸化物膜（Ｓ　ｉｏ　２　）
である。１８はベースに接続する電極、１９はエミッタ
に接続する電極でこれらは純アルミニウム蒸着膜形成後
その表面にシリコンをイオン打込みし、アニール後パタ
ーニングエッチしたものである。

第８図は浅いｐｎ接合を有する拡散領域とショットキ・
バリアダイオードとを一つの半導体基体に形成する場合
に本発明を適用した場合の実施例を示す。

同図において、２０はｎ型シリコン基体、２１はＰ型拡
散領域、２２はｎ９型領域で浅いｐｎ接合を有する。２
３は表面酸化物膜である。２４は純アルミニウム蒸着膜
よりなる電極でｎ型シリコン基板２０との間にショット
キ・バリア２５をつくるとともにＰ要領域２１に短絡接
続する。

２６はｎ′″型領域２２にオーミック接続するシリコン
入りアルミニウム電極である。このシリコン入りアルミ
ニウム電極２６は初め純アルミニウム蒸着膜の状態で表
面に部分的にシリコンをイオン打込みすることにより５
ｉ−ＡＱ膜を形成し、アニール後パターニングエッチす
ることにより形成したものである。

〔効果〕

以上実施例で述べた本発明によれば下記のように効果が
得られる。

（１）純アルミニウム蒸着膜形成後イオン打込み技術に
よりアルミニウムの表層部のみにシリコンを打込むため
に、アルミニウム配線形成時にはシリコンの残滓が現わ
れることがない。したがってシリコンの残滓エッチ処理
の必要がなく、コンタクト部が「目あき」状態になった
場合でも拡散層がエッチされることによる特性劣化のお
それはなくなる。

（２）アルミニウム配線後のアニール処理により、アル
ミニウム中のシリコンは全体的に拡散するため、純アル
ミニウ１１の場合のようにアルミニウムがシリコン基体
内へ拡散して接合破壊を生じるおそれはなくなる。

（３）一層配線に容易にＡＱ−８ｉ蒸着膜が適用できる
ため、耐温性が向上する。

（４）仮にコンタクトホールの位置ずれｒ目あき」があ
ったとしてもＳｉ残滓処理に起因するＳｉのオーバエッ
チがないのでコンタクトホールの位置ずれを考慮したア
ルミニウム配線幅余裕を最小にでき、半導体装置の高集
積化、微細化が可能となる。

（５）実施例（第８図）で述べたように、純アルミニウ
ム蒸着膜表面に対してシリコンを部分的しこイオン打込
みすることにより、ショットキ・ノベリア・ダイオード
を含む回路やポンプイングツ（ラド部分のアルミニウム
に対してシリコンの導入を制御することができる。すな
わちシリコン人すアルミニウムの場合、ショク１−キ・
バリア・ダイオードではバリアハイドが高くなるため、
純アルミニウムの状態でバリアを形成することが望まし
６ｔ。

又、ポンディングパッドはワイヤのボンダビリティから
シリコンの入らないアルミニウムを残しておくことが望
ましい。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、アルミニウ
ム配線は単層に限らず、２層、３層などの多層構造の場
合についても同様に適用して有効である。その場合、層
間及び保護用絶縁膜としてポリイミド系樹脂膜などの有
機絶縁膜を使用することができる。

〔利用分野〕

本発明は微細化構造のＩＣにおいてシリコン入りアルミ
ニウム配線を形成する半導体装置全般に利用することが
できる。

【図面の簡単な説明】

第１図万言第３図は、シリコン入りアルミニウム配線を
形成する場合のプロセスの例を示す工程断面図である。 第４図万言第６図は、本発明の一実施例であってシリコ
ン入りアルミニウム配線を形成する場合のプロセスを示
す工程断面図である。 第７図は本発明の他の実施例であって、シリコン入りア
ルミニウム配線を形成した半導体装置の一部構造を示す
断面図である。 第８図は本発明のさらに他の実施例であって、シリコン
入りアルミニウム配線を形成した半導体装置の一部構造
を示す断面図である。 １・・・シリコン半導体基体、２・・・半導体素子、３
・・・シリコン入りアルミニウム配線、４・・・絶縁膜
、５・・・シリコン残滓、６・・・「目あき部」、７・
・・凹部、８・・・純アルミニウム蒸着膜、９・・・Ａ
Ｑ−８ｉ層、ｌＯ・・・シリコン入りアルミニウム電極
。 第　１　図 ３ 第　４１！！・ グ ＼ 第　５　図　２ ど 第　６　図

Claims (1)

1. 【特許請求の範囲】 ■、半導体基体の表面に金属層を形成する工程と、前記
   金属層に前記半導体基体を構成する材料を導入する工程
   と前記金属層の一部を選択的に除去し電極又は配線を形
   成する工程とを含むことを特徴とする半導体装置の製造
   法。 ２、前記金属層は、アルミニウムより成り、前記半導体
   基体を構成する材料はシリコンである特許請求の範囲第
   一項記載の半導体装置の製造法。