JPS6113383B2 - - Google Patents
Info
- Publication number
- JPS6113383B2 JPS6113383B2 JP367481A JP367481A JPS6113383B2 JP S6113383 B2 JPS6113383 B2 JP S6113383B2 JP 367481 A JP367481 A JP 367481A JP 367481 A JP367481 A JP 367481A JP S6113383 B2 JPS6113383 B2 JP S6113383B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- semiconductor device
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置、特に半導体集積回路装
置における半導体基板上の配線に関する。
置における半導体基板上の配線に関する。
従来の半導体集積回路装置における配線は所定
の回路素子が半導体基板の一主平面上に形成さ
れ、この主平面上に覆われた絶縁層上にアルミニ
ウム等の金属層や、シリコン等の半導体層を蒸着
法、スパツタリング法、あるいは気相成長法等に
よつて形成し、しかる後写真蝕刻法等で配線路と
なるべき部分の金属層あるいは半導体層のみを残
し他の部分の金属層あるいは半導体層を除去する
ことにより配線を形成していた。必要に応じて上
記半導体装置の表面が直接外気に触れるのを避け
る為、外部電極の取り出し部分を除いて全面に絶
縁物層を更に被覆していた。
の回路素子が半導体基板の一主平面上に形成さ
れ、この主平面上に覆われた絶縁層上にアルミニ
ウム等の金属層や、シリコン等の半導体層を蒸着
法、スパツタリング法、あるいは気相成長法等に
よつて形成し、しかる後写真蝕刻法等で配線路と
なるべき部分の金属層あるいは半導体層のみを残
し他の部分の金属層あるいは半導体層を除去する
ことにより配線を形成していた。必要に応じて上
記半導体装置の表面が直接外気に触れるのを避け
る為、外部電極の取り出し部分を除いて全面に絶
縁物層を更に被覆していた。
この従来の半導体装置の配線では、少くとも配
線路を形成してから絶縁物層を被覆するまでの製
造工程に於いて配線路の側面が露出しており、さ
らに装置完成後も配線路上を被覆する絶縁物層を
有しないものは勿論のこと、配線路上に絶縁物層
を有するものでも完全に強固で緻密な絶縁物層が
得難い為、この配線路の側面から汚れが侵入し、
半導体基板内の素子の安定性を損ね半導体集積回
路装置の信頼性を低下させていた。
線路を形成してから絶縁物層を被覆するまでの製
造工程に於いて配線路の側面が露出しており、さ
らに装置完成後も配線路上を被覆する絶縁物層を
有しないものは勿論のこと、配線路上に絶縁物層
を有するものでも完全に強固で緻密な絶縁物層が
得難い為、この配線路の側面から汚れが侵入し、
半導体基板内の素子の安定性を損ね半導体集積回
路装置の信頼性を低下させていた。
この発明の目的は半導体装置の製造工程に於い
て、あるいは装置完成後の外部からの汚れが侵入
し難く、安全かつ信頼性の高い半導体装置の配線
を提供することにある。
て、あるいは装置完成後の外部からの汚れが侵入
し難く、安全かつ信頼性の高い半導体装置の配線
を提供することにある。
この発明の他の目的は素子面積の小さな、より
集積度の高い半導体装置の配線を提供するにあ
る。
集積度の高い半導体装置の配線を提供するにあ
る。
この発明の特徴は、半導体基板に設けられた不
純物領域に接続せる半導体層がこの半導体基板上
に設けられたうすい絶縁層上から厚い絶縁膜上に
延在し、その半導体層は絶縁層上でPN接合によ
つて分離されてかつ不純物領域に接続する配線路
となつている半導体装置にある。この発明の配線
路は、半導体基板上に絶縁膜を介して設けられた
同半導体層により形成されたシリコンゲート電極
を有する電界効果型トランジスタのソース・ドレ
イン領域に接続することができる。
純物領域に接続せる半導体層がこの半導体基板上
に設けられたうすい絶縁層上から厚い絶縁膜上に
延在し、その半導体層は絶縁層上でPN接合によ
つて分離されてかつ不純物領域に接続する配線路
となつている半導体装置にある。この発明の配線
路は、半導体基板上に絶縁膜を介して設けられた
同半導体層により形成されたシリコンゲート電極
を有する電界効果型トランジスタのソース・ドレ
イン領域に接続することができる。
すなわち、この発明の半導体装置の配線は、所
定の回路素子が形成された半導体基板の一主面上
に絶縁層を介して、適当な比抵抗及び所定の導電
型の半導体層が形成される。この半導体層にはこ
れと逆導電型の部分の配線路が設けられる。この
配線路間はＰ−Ｎ接合により電気的に分離され
る。この半導体装置の配線は半導体層自体にPN
接合にて分離された配線路が形成されるために配
線路の側面は露出せず、しかもその配線が形成さ
れた半導体層を熱酸化すれば配線路上を強固で緻
密な熱酸化物層で被覆出来る。このようにすれば
外部より汚れが侵入し難い安定性と高い信頼性が
保障された半導体装置となる。さらに上記より明
らかな如く配線路自体の厚さによる凹凸は全く無
く、半導体装置表面に存在する凹凸は半導体基板
自体の凹凸のみであつて、ほぼ平担なものとな
る。従つて多層配線構造の下層配線とに用いると
好適となる。又、配線路を形成する半導体層はう
すい絶縁膜に設けられた開孔を通して不純物領域
に接続して厚い絶縁膜上を延在する。このような
構造によれば、厚い絶縁膜に設けて接続した場合
に生じる断線の懸念はなくなる。
定の回路素子が形成された半導体基板の一主面上
に絶縁層を介して、適当な比抵抗及び所定の導電
型の半導体層が形成される。この半導体層にはこ
れと逆導電型の部分の配線路が設けられる。この
配線路間はＰ−Ｎ接合により電気的に分離され
る。この半導体装置の配線は半導体層自体にPN
接合にて分離された配線路が形成されるために配
線路の側面は露出せず、しかもその配線が形成さ
れた半導体層を熱酸化すれば配線路上を強固で緻
密な熱酸化物層で被覆出来る。このようにすれば
外部より汚れが侵入し難い安定性と高い信頼性が
保障された半導体装置となる。さらに上記より明
らかな如く配線路自体の厚さによる凹凸は全く無
く、半導体装置表面に存在する凹凸は半導体基板
自体の凹凸のみであつて、ほぼ平担なものとな
る。従つて多層配線構造の下層配線とに用いると
好適となる。又、配線路を形成する半導体層はう
すい絶縁膜に設けられた開孔を通して不純物領域
に接続して厚い絶縁膜上を延在する。このような
構造によれば、厚い絶縁膜に設けて接続した場合
に生じる断線の懸念はなくなる。
更にこの発明の半導体装置の配線は絶縁膜を介
して設けられたシリコンゲート電極に接続するこ
ともできる。
して設けられたシリコンゲート電極に接続するこ
ともできる。
従つてこの発明によれば、より素子面積が小さ
くより集積度の高い半導体装置をより大きい余裕
度を持つて実現することが可能である。
くより集積度の高い半導体装置をより大きい余裕
度を持つて実現することが可能である。
上述の説明より解る様に、この発明は特に絶縁
ゲート型電解効果半導体装置に適用した場合に極
めて大きな効果をあげることができる。以下にい
くつかの実施例を挙げて図面を参照しながら詳し
く説明しよう。
ゲート型電解効果半導体装置に適用した場合に極
めて大きな効果をあげることができる。以下にい
くつかの実施例を挙げて図面を参照しながら詳し
く説明しよう。
実施例
第１図はＰチヤンネル絶縁ゲート型電界効果ト
ランジスタの製造工程を示す断面図で同一符号は
同一のものを表わしている。第１図ａでＮ型単結
晶シリコン基板１中にＰ型の拡散領域であるソー
ス領域２とドレイン領域３とが形成され、半導体
基板１の上記領域２，３が形成された主平面上に
熱酸化によつて二酸化シリコン膜４が形成され
る。ソース領域２とドレイン領域３とにオーミツ
クな接触を取るために、標準の写真蝕刻法による
マスク及びエツチング技術を用いて二酸化シリコ
ン膜４中に開孔を穿つた後、この上に約１ミクロ
ンのＮ型シリコン層５を蒸着、スパツタリング、
気相成長等の方法により形成した。シリコン層５
をＮ型とするにはこの層５の形成段階で燐等のＮ
型不純物を添加するか、あるいは層５を形成した
後にＮ型不純物を拡散してもよい。
ランジスタの製造工程を示す断面図で同一符号は
同一のものを表わしている。第１図ａでＮ型単結
晶シリコン基板１中にＰ型の拡散領域であるソー
ス領域２とドレイン領域３とが形成され、半導体
基板１の上記領域２，３が形成された主平面上に
熱酸化によつて二酸化シリコン膜４が形成され
る。ソース領域２とドレイン領域３とにオーミツ
クな接触を取るために、標準の写真蝕刻法による
マスク及びエツチング技術を用いて二酸化シリコ
ン膜４中に開孔を穿つた後、この上に約１ミクロ
ンのＮ型シリコン層５を蒸着、スパツタリング、
気相成長等の方法により形成した。シリコン層５
をＮ型とするにはこの層５の形成段階で燐等のＮ
型不純物を添加するか、あるいは層５を形成した
後にＮ型不純物を拡散してもよい。
次にシリコン層５の表面を熱酸化して二酸化シ
リコン層６を形成し、標準の写真蝕刻法によるマ
スクとエツチング技術を用いて配線路（ソース電
極、ゲート電極、ドレイン電極等）となるべき部
分上の熱酸化物層６中に標準の写真蝕刻法による
マスクとエツチング技術を用いて開孔を穿つ。
リコン層６を形成し、標準の写真蝕刻法によるマ
スクとエツチング技術を用いて配線路（ソース電
極、ゲート電極、ドレイン電極等）となるべき部
分上の熱酸化物層６中に標準の写真蝕刻法による
マスクとエツチング技術を用いて開孔を穿つ。
この開孔を通じてボロン等のＰ型不純物をシリ
コン層５中に拡散して第１図ｂに示すように配線
路（ソース電極７、ゲート電極８、ドレイン電極
９等）を形成する。このようにして配線路７，
８，９間はＰ−Ｎ接合により互に分離される。次
に第１図ｃに示すようにシリコン層５の表面を熱
酸化により二酸化シリコン１０で被覆し、その内
部に配線路７，８，９が存在するようになされ
る。
コン層５中に拡散して第１図ｂに示すように配線
路（ソース電極７、ゲート電極８、ドレイン電極
９等）を形成する。このようにして配線路７，
８，９間はＰ−Ｎ接合により互に分離される。次
に第１図ｃに示すようにシリコン層５の表面を熱
酸化により二酸化シリコン１０で被覆し、その内
部に配線路７，８，９が存在するようになされ
る。
この様にして作製した絶縁ゲート型電界効果半
導体装置は、配線路７，８，９はシリコン層５の
中に埋つていて配線路７，８，９の側面が露出し
ていない。更に配線路７，８，９上は熱酸化によ
る二酸化シリコン１０が被覆され、この熱酸化二
酸化シリコン１０は蒸着、スパツタリング、気相
成長等の方法により形成した絶縁層に比べはるか
に強固で緻密であることから、この半導体装置は
非常にすぐれた安定性及び高い信頼性を示した。
導体装置は、配線路７，８，９はシリコン層５の
中に埋つていて配線路７，８，９の側面が露出し
ていない。更に配線路７，８，９上は熱酸化によ
る二酸化シリコン１０が被覆され、この熱酸化二
酸化シリコン１０は蒸着、スパツタリング、気相
成長等の方法により形成した絶縁層に比べはるか
に強固で緻密であることから、この半導体装置は
非常にすぐれた安定性及び高い信頼性を示した。
上記実施例では本発明を絶縁ゲート型電界効果
トランジスタに適用したが一般に電界効果型半導
体装置、電界効果型半導体集積回路装置等のユニ
ポーラ型装置等いわゆるプレーナ型装置に対して
は何れへも適用可能である。又単結晶シリコン基
体の代りに、ゲルマニウム、ガリウム砒素等の半
導体材料を用いること出来、絶縁物層４としては
熱酸化による二酸化シリコンの代りに、熱酸化、
蒸着、スパツタリング、気相成長等により形成し
た一酸化シリコン、二酸化シリコン、シリコン窒
化物、アルミナ、リンガラス等を用いることも出
来る。さらに配線層として用いるシリコン層５の
代りに他のゲルマニウム、ガリウム砒素等の半導
体層を、蒸着、スパツタリング、気相成長等の方
法により形成したものを用いることも出来る。本
発明の配線構造と従来の配線構造とを一つの半導
体装置内で部分的に組み合わせて用いることも可
能である。
トランジスタに適用したが一般に電界効果型半導
体装置、電界効果型半導体集積回路装置等のユニ
ポーラ型装置等いわゆるプレーナ型装置に対して
は何れへも適用可能である。又単結晶シリコン基
体の代りに、ゲルマニウム、ガリウム砒素等の半
導体材料を用いること出来、絶縁物層４としては
熱酸化による二酸化シリコンの代りに、熱酸化、
蒸着、スパツタリング、気相成長等により形成し
た一酸化シリコン、二酸化シリコン、シリコン窒
化物、アルミナ、リンガラス等を用いることも出
来る。さらに配線層として用いるシリコン層５の
代りに他のゲルマニウム、ガリウム砒素等の半導
体層を、蒸着、スパツタリング、気相成長等の方
法により形成したものを用いることも出来る。本
発明の配線構造と従来の配線構造とを一つの半導
体装置内で部分的に組み合わせて用いることも可
能である。
第１図は本発明が適用された絶縁ゲート型電界
効果トランジスタの一例の製造工程を示す断面図
である。 なお、図において、１：半導体基板、２：ソー
ス領域、３：ドレイン領域、４：絶縁層、５：配
線用半導体層、７，８，９：配線、１０：熱酸化
物、である。
効果トランジスタの一例の製造工程を示す断面図
である。 なお、図において、１：半導体基板、２：ソー
ス領域、３：ドレイン領域、４：絶縁層、５：配
線用半導体層、７，８，９：配線、１０：熱酸化
物、である。
Claims (1)
- １ 一導電型の不純物領域が設けられた半導体基
板と、前記半導体基板上に設けられた厚い絶縁膜
と、前記厚い絶縁膜に隣接しかつ前記半導体基板
の前記不純物領域上に設けられたうすい絶縁膜
と、前記うすい絶縁膜上から前記厚い絶縁膜上に
かけて設けられた半導体層とを有する半導体装置
において、前記半導体層には配線路となる一導電
型の部分と前記一導電型の部分に隣接し前記一導
電型の部分とPN接合を形成することによつて前
記配線路を区画せる逆導電型の部分とを有し、前
記配線路となる一導電型の部分は前記うすい絶縁
膜に設けられた開孔を通して前記一導電型の不純
物領域に接続されかつ前記厚い絶縁膜上を延在し
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP367481A JPS56158455A (en) | 1981-01-12 | 1981-01-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP367481A JPS56158455A (en) | 1981-01-12 | 1981-01-12 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1437772A Division JPS5513137B2 (ja) | 1972-02-10 | 1972-02-10 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12934685A Division JPS6163061A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置 |
| JP12934585A Division JPS6163041A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56158455A JPS56158455A (en) | 1981-12-07 |
| JPS6113383B2 true JPS6113383B2 (ja) | 1986-04-12 |
Family
ID=11563963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP367481A Granted JPS56158455A (en) | 1981-01-12 | 1981-01-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56158455A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920004366B1 (ko) * | 1989-09-08 | 1992-06-04 | 현대전자산업 주식회사 | 반도체 장치의 자기 정렬 콘택 제조방법 |
| JPH065570U (ja) * | 1991-12-06 | 1994-01-25 | 株式会社セラミツク藍 | 脚付きグラス |
-
1981
- 1981-01-12 JP JP367481A patent/JPS56158455A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56158455A (en) | 1981-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041518A (en) | MIS semiconductor device and method of manufacturing the same | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPS6113383B2 (ja) | ||
| JP2695812B2 (ja) | 半導体装置 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS6137782B2 (ja) | ||
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPS6163061A (ja) | 半導体装置 | |
| JPS6214953B2 (ja) | ||
| JPH0427694B2 (ja) | ||
| JPS623593B2 (ja) | ||
| JPS623583B2 (ja) | ||
| JPS59229866A (ja) | 半導体装置 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 | |
| JPS63104448A (ja) | 半導体集積回路装置 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH0423436A (ja) | 半導体装置 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS6114663B2 (ja) |