JPS6054468A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS6054468A JPS6054468A JP16436283A JP16436283A JPS6054468A JP S6054468 A JPS6054468 A JP S6054468A JP 16436283 A JP16436283 A JP 16436283A JP 16436283 A JP16436283 A JP 16436283A JP S6054468 A JPS6054468 A JP S6054468A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- hole
- silicon dioxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 30
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、容量素子を形成するための窒化ケイ素膜に
保護絶縁膜の役目を兼ねさせた半導体集積回路装置の製
造方法に関するものである。
保護絶縁膜の役目を兼ねさせた半導体集積回路装置の製
造方法に関するものである。
従来、容量素子を半導体集積回路装置に組み込む場合に
、９化ケイ素膜の利用が、その紡電率が二酸化ケイ素膜
より大針いことから小さな素子で大きな容量が得られる
ため、広く一般に行われている。しかし、通常は容量素
子となる箇所以外は写真製版技術を使用して蓋化ケイ素
膜を除去する。
、９化ケイ素膜の利用が、その紡電率が二酸化ケイ素膜
より大針いことから小さな素子で大きな容量が得られる
ため、広く一般に行われている。しかし、通常は容量素
子となる箇所以外は写真製版技術を使用して蓋化ケイ素
膜を除去する。
これは、窒化ケイ素膜と二酸化ケイ素膜との２層構造で
は、金属配線とのオーミックコンタクトを形成するため
のエツチング工程で、エツテンク速度の差によって窒化
ケイ素膜のひさしく廂）が生じ断線などの事故が生じる
。第１図は、窒化ケイ素膜と二酸化ケイ素膜との２層構
造の保欣絶蝉膜に従来の方法でコンタクトホールを形成
した状態を示す断面図である。第１図において、（ｌ）
はｐ形のシリコン基板、１２ｆ 、 （３１はシリコン
基板（１）にｎ形の不純物を拡散させて形成したｎ形拡
歓領域、（４）はシリコン基板（１）の表面に熱酸化ま
たはＯＶＤ法によって形成された二酸化ケイ素膜、（５
）は二酸化ケイ素膜（４）に形成された開孔部θυ内に
露出するｎ形拡散領域（２）の表面および二酸化ケイ素
膜（４）の表面にわたってＯＶＤ法で形成された窒化ケ
イ素膜、■および←１）はそれぞれ二酸化ケイ素膜（４
）および窒化ケイ素膜（５）のｎ形拡散領域（３）に対
向する部分に同一のフォトレジスト膜を用いて形成され
たコンタクトボール」・・よび開孔部である。蟹化ケイ
素膜（５）のｎ膨拡散層（２）に接する部分が容量素子
形成のために利用される。二酸化ケイ素膜（４）と窒化
ケイ素膜（５）とで（Ｊエツチング速度が異なるため、
第１図に示すように、コンタクトホール（４埠は開孔部
Ｉ！］１）より大きくなり、窒化ケイ素膜（５）にひさ
し４５埠が生じる。このＪ二うな状胆１のコンタクトホ
ール（６）および開孔部←１）を通してｎ膨拡散層（３
）に金属配線を行うと、金賄配線に断線などの事故を生
じる。従って、従来の半導体集積回路装置においては、
第２図に一例を示すように、通常、屋化ケイ素膜（５）
は容量素子となる部分（５ａ）以外は除去していた。す
なわち、窒化ケイ素膜（５）は保護絶縁膜として利用さ
れていなかった。
は、金属配線とのオーミックコンタクトを形成するため
のエツチング工程で、エツテンク速度の差によって窒化
ケイ素膜のひさしく廂）が生じ断線などの事故が生じる
。第１図は、窒化ケイ素膜と二酸化ケイ素膜との２層構
造の保欣絶蝉膜に従来の方法でコンタクトホールを形成
した状態を示す断面図である。第１図において、（ｌ）
はｐ形のシリコン基板、１２ｆ 、 （３１はシリコン
基板（１）にｎ形の不純物を拡散させて形成したｎ形拡
歓領域、（４）はシリコン基板（１）の表面に熱酸化ま
たはＯＶＤ法によって形成された二酸化ケイ素膜、（５
）は二酸化ケイ素膜（４）に形成された開孔部θυ内に
露出するｎ形拡散領域（２）の表面および二酸化ケイ素
膜（４）の表面にわたってＯＶＤ法で形成された窒化ケ
イ素膜、■および←１）はそれぞれ二酸化ケイ素膜（４
）および窒化ケイ素膜（５）のｎ形拡散領域（３）に対
向する部分に同一のフォトレジスト膜を用いて形成され
たコンタクトボール」・・よび開孔部である。蟹化ケイ
素膜（５）のｎ膨拡散層（２）に接する部分が容量素子
形成のために利用される。二酸化ケイ素膜（４）と窒化
ケイ素膜（５）とで（Ｊエツチング速度が異なるため、
第１図に示すように、コンタクトホール（４埠は開孔部
Ｉ！］１）より大きくなり、窒化ケイ素膜（５）にひさ
し４５埠が生じる。このＪ二うな状胆１のコンタクトホ
ール（６）および開孔部←１）を通してｎ膨拡散層（３
）に金属配線を行うと、金賄配線に断線などの事故を生
じる。従って、従来の半導体集積回路装置においては、
第２図に一例を示すように、通常、屋化ケイ素膜（５）
は容量素子となる部分（５ａ）以外は除去していた。す
なわち、窒化ケイ素膜（５）は保護絶縁膜として利用さ
れていなかった。
しかし、窒化ケイ素膜は、二酸化ケイ素膜と比較すると
稠密であるため、半導体集積回路装置の保護絶縁膜とし
て用いた場合に、信頼性が向−ヒし、また、耐湿性の改
善に効果があることが知られている。容量素子形成のた
めに使用する窒化ケイ素膜を同時に保護絶縁膜として利
用することによって半導体集積回路装置の信頼性および
耐湿性を大幅に改善することができる。
稠密であるため、半導体集積回路装置の保護絶縁膜とし
て用いた場合に、信頼性が向−ヒし、また、耐湿性の改
善に効果があることが知られている。容量素子形成のた
めに使用する窒化ケイ素膜を同時に保護絶縁膜として利
用することによって半導体集積回路装置の信頼性および
耐湿性を大幅に改善することができる。
この発明は、上記の点に鑑みてなされたものであり、下
層の二酸化ケイ素膜と上層の容量素子形成用の窒化ケイ
素膜とからなる２層構造の保護絶縁膜に、半導体基板の
表面部に形成された拡散領域に金属配線を接着させるた
めの開孔部を形成するに際して、二酸化ケイ素膜に形成
される上記の拡散領域に対するコンタクトホールの周縁
より外側に周縁を有する開孔部が窒化ケイ素膜に形成さ
れるようにすることによって、上記の拡散領域に金属配
線を行っても断線事故が生じないようにして、容量素子
を形成するために利用する窒化ケイ素膜を同時に保護絶
縁膜として使用することによって信頼性」・・よび６４
湿性を改善した半導体集積回路装置ｔ’？の製造方法を
提イ（（することを目的としたものである。
層の二酸化ケイ素膜と上層の容量素子形成用の窒化ケイ
素膜とからなる２層構造の保護絶縁膜に、半導体基板の
表面部に形成された拡散領域に金属配線を接着させるた
めの開孔部を形成するに際して、二酸化ケイ素膜に形成
される上記の拡散領域に対するコンタクトホールの周縁
より外側に周縁を有する開孔部が窒化ケイ素膜に形成さ
れるようにすることによって、上記の拡散領域に金属配
線を行っても断線事故が生じないようにして、容量素子
を形成するために利用する窒化ケイ素膜を同時に保護絶
縁膜として使用することによって信頼性」・・よび６４
湿性を改善した半導体集積回路装置ｔ’？の製造方法を
提イ（（することを目的としたものである。
以下、実施例に基づいてこの発明を説明する。
第３図（、）〜（θ）はこの発明の一実施例の主要工程
を示す断′面図である。
を示す断′面図である。
第３図によって実施例の方法を説明する。まず、第３図
（ａ）に示すように、ｐ形の半導体基板１１）の表面部
のＲ「定の位置にｎ形拡散領域（２１、１Ｂ＋を形成し
、このｎ形拡散領域＋２１ 、 ＋３１の表面を含めた
半導体基板１＋ｌの表面」二に熱酸化またはＯＶＤ法で
二酸化ケイ素膜（４）を形成する。この二酸化ケイ素膜
（４）の表面−ＥにフオＩ・レジスト膜（６）を形成し
、ｎ形拡散領域（２）に対向するｔ（１１分に開孔部Ｏ
りを形成する。次に、第３図（ｂ）に示すように開孔部
１１）が形成されたフォトレジスト膜（６）をマスクに
して二酸化ケイ素膜（４）をエツチング１〜て開孔部θ
ηを形成した後にフォトレジト膜（６）を除去し、開孔
部０］）に露出するｎ形拡散領域（２）の表面上および
二酸化ケイ素膜（４）の全表面上にわたって璧化ケイ素
膜（５）をＯＶＤ法で形成する。つづいて、第３図（Ｃ
）に示すように、窒化ケイ素膜（５１上にフォトレジス
ト膜（７）を形成し、ｎ形拡散領域（３）に対して金属
配線を行うために二酸化ケイ素膜（４）に形成すべきコ
ンタクトホールの周縁より十分外側に周縁を有するよう
に開孔部（ハ）を形成する。次に、第３図（ｄ）に示す
ように、開孔部（２）を有するフォトレジスト膜（７）
をマスクにして、窒化ケイ素膜（５）をプラズマエツチ
ングして開孔部（５１ａ）を形成する。さらに、フォト
レジスト膜（７）を除去した後に、開孔部（５１ａ）に
露出する二酸化ケイ素膜（４）の表面上および璧化ケイ
素膜（５）の表面上にわたってフォトレジスト膜（８）
を形成し、このフォトレジスト膜（８）に開孔部（５１
ａ）の周縁より十分に内側に周縁を有する開孔部６ηを
形成する。つづいて、第３図（８）に示すように、開孔
部６カを有するフォトレジスト膜（８）をマスクにして
二酸化ケイ素膜（４）をエツチングして開孔部（５１ａ
）の周縁より内側に周縁を有するコンタクトホール（４
２ａ）を形成し、フォトレジスト膜（８）を除去した後
に、コンタクトポール（４，２ａ）に請出するｎ形拡散
領域（３）の表面上、二酸化ケイ素膜（４）の露出表面
上および窒化ケイ素膜（Ｉ８）の表面」二にわたって金
属配線用のアルミニウムをＭ ’ｓ’ｆｌ／ 、写真製
版技術によって金属配線（９）を形成することによって
、実施例の主要工程は終了する。
（ａ）に示すように、ｐ形の半導体基板１１）の表面部
のＲ「定の位置にｎ形拡散領域（２１、１Ｂ＋を形成し
、このｎ形拡散領域＋２１ 、 ＋３１の表面を含めた
半導体基板１＋ｌの表面」二に熱酸化またはＯＶＤ法で
二酸化ケイ素膜（４）を形成する。この二酸化ケイ素膜
（４）の表面−ＥにフオＩ・レジスト膜（６）を形成し
、ｎ形拡散領域（２）に対向するｔ（１１分に開孔部Ｏ
りを形成する。次に、第３図（ｂ）に示すように開孔部
１１）が形成されたフォトレジスト膜（６）をマスクに
して二酸化ケイ素膜（４）をエツチング１〜て開孔部θ
ηを形成した後にフォトレジト膜（６）を除去し、開孔
部０］）に露出するｎ形拡散領域（２）の表面上および
二酸化ケイ素膜（４）の全表面上にわたって璧化ケイ素
膜（５）をＯＶＤ法で形成する。つづいて、第３図（Ｃ
）に示すように、窒化ケイ素膜（５１上にフォトレジス
ト膜（７）を形成し、ｎ形拡散領域（３）に対して金属
配線を行うために二酸化ケイ素膜（４）に形成すべきコ
ンタクトホールの周縁より十分外側に周縁を有するよう
に開孔部（ハ）を形成する。次に、第３図（ｄ）に示す
ように、開孔部（２）を有するフォトレジスト膜（７）
をマスクにして、窒化ケイ素膜（５）をプラズマエツチ
ングして開孔部（５１ａ）を形成する。さらに、フォト
レジスト膜（７）を除去した後に、開孔部（５１ａ）に
露出する二酸化ケイ素膜（４）の表面上および璧化ケイ
素膜（５）の表面上にわたってフォトレジスト膜（８）
を形成し、このフォトレジスト膜（８）に開孔部（５１
ａ）の周縁より十分に内側に周縁を有する開孔部６ηを
形成する。つづいて、第３図（８）に示すように、開孔
部６カを有するフォトレジスト膜（８）をマスクにして
二酸化ケイ素膜（４）をエツチングして開孔部（５１ａ
）の周縁より内側に周縁を有するコンタクトホール（４
２ａ）を形成し、フォトレジスト膜（８）を除去した後
に、コンタクトポール（４，２ａ）に請出するｎ形拡散
領域（３）の表面上、二酸化ケイ素膜（４）の露出表面
上および窒化ケイ素膜（Ｉ８）の表面」二にわたって金
属配線用のアルミニウムをＭ ’ｓ’ｆｌ／ 、写真製
版技術によって金属配線（９）を形成することによって
、実施例の主要工程は終了する。
以−］二の実施例の方法によって形成された半導体集積
回路装置ｒノ番；１： 、容知゛累子形成のために使用
する窒化ケイ素膜を￥＋ 舅素子形成部分以外にも残存
させて作置絶縁１１１さと（７でいるため、信頼性およ
び耐湿（７１が改善される。１．かも、窒化ケイ素膜（
５）の開孔部（５］、ａ、）の周縁Ｇｅｔ二酸化ケイ素
膜（４）のコンタクトボール（４，２ａ、 ）の周縁よ
り外側にあるので、窒化ケイ素膜（６）にひさしか生じ
ることがないため、ｎ」−記の実施例においては、ｐ形
のシリコン基板を用いる場合についてｉｆｆ？、明した
が、ｎ形のシリコン基板を用いてもよく、壕だ、拡散佃
域がｎ形である場合について述べたが、拡散領域がｐ形
であってもよい。
回路装置ｒノ番；１： 、容知゛累子形成のために使用
する窒化ケイ素膜を￥＋ 舅素子形成部分以外にも残存
させて作置絶縁１１１さと（７でいるため、信頼性およ
び耐湿（７１が改善される。１．かも、窒化ケイ素膜（
５）の開孔部（５］、ａ、）の周縁Ｇｅｔ二酸化ケイ素
膜（４）のコンタクトボール（４，２ａ、 ）の周縁よ
り外側にあるので、窒化ケイ素膜（６）にひさしか生じ
ることがないため、ｎ」−記の実施例においては、ｐ形
のシリコン基板を用いる場合についてｉｆｆ？、明した
が、ｎ形のシリコン基板を用いてもよく、壕だ、拡散佃
域がｎ形である場合について述べたが、拡散領域がｐ形
であってもよい。
なお、この発明の製造方法は、モス形半導体集積回路装
置およびバイポーラ形半導体集積回路装置のいずれにも
適用することが可能なものである。
置およびバイポーラ形半導体集積回路装置のいずれにも
適用することが可能なものである。
以上詳述したとおり、この発明による半導体集積回路装
置＆の製造方法においては、下層の二酸化ケイ素膜と上
層の容量素子形成用の窒化ケイ素膜とからなる２層構造
の保護絶縁膜に、半導体基板の表面部に形成された拡散
領域に金属配線を接着させるための開孔部を形成するに
際して、二酸化ケイ素膜に形成される上記の拡散領域に
対するコンタクトホールの周縁より外側に周縁を有する
開孔部が窒化ケイ素膜に形成されるようにしたので、容
量素子を形成するために利用する窒化ケイ素膜を同時に
保護絶縁膜として使用するごとによって信頼性および耐
湿性を改善し、しかも金属配線の断線事故を防止した半
導体集積回路装置を製造することかできる。
置＆の製造方法においては、下層の二酸化ケイ素膜と上
層の容量素子形成用の窒化ケイ素膜とからなる２層構造
の保護絶縁膜に、半導体基板の表面部に形成された拡散
領域に金属配線を接着させるための開孔部を形成するに
際して、二酸化ケイ素膜に形成される上記の拡散領域に
対するコンタクトホールの周縁より外側に周縁を有する
開孔部が窒化ケイ素膜に形成されるようにしたので、容
量素子を形成するために利用する窒化ケイ素膜を同時に
保護絶縁膜として使用するごとによって信頼性および耐
湿性を改善し、しかも金属配線の断線事故を防止した半
導体集積回路装置を製造することかできる。
【図面の簡単な説明】
第１図は物化ケイ素膜と二酸化ケイ素膜との２層構造の
保■φ絶縁膜に従来の方法でコンタクトホールを形成し
また状Ｆ１を示す断面図、第２図は容量素子に窒化ケイ
素膜を利用した従来の半導体集積１７１１路共置の一例
の要部の断面図、第３図はこの発明の一実施例の主較工
程を示す断面図である。 １シ１に４・・いて、（１）は半導体２．％板、（２）
はｎ形拡散領切、（４）は二酸化ケイ素膜、０１）は容
量素子形成用の開孔部、Ｇ１２ 、 （４，２ａ、）は
コンタクトホール、（５）は窒化ケイ素膜、Ｆｌ） 、
（５１ａ、）は開孔部、（９）は金属配線である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 大岩増雄
保■φ絶縁膜に従来の方法でコンタクトホールを形成し
また状Ｆ１を示す断面図、第２図は容量素子に窒化ケイ
素膜を利用した従来の半導体集積１７１１路共置の一例
の要部の断面図、第３図はこの発明の一実施例の主較工
程を示す断面図である。 １シ１に４・・いて、（１）は半導体２．％板、（２）
はｎ形拡散領切、（４）は二酸化ケイ素膜、０１）は容
量素子形成用の開孔部、Ｇ１２ 、 （４，２ａ、）は
コンタクトホール、（５）は窒化ケイ素膜、Ｆｌ） 、
（５１ａ、）は開孔部、（９）は金属配線である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 大岩増雄
Claims (1)
- ｉｌｌ 半導体基板上に形成された二酸化ケイ素膜に容
量素子形成用の開孔部を形成する工程、上記開孔部に露
出する上記半導体基板の表向上および上記二酸化ケイ素
膜の表面上にわたって璧化ケイ素膜を形成する工程、上
記二酸化ケイ素膜に形成すべき上記半導体基板の表面部
の拡散領域に対するコンタクトホールの周縁より外側に
周縁を有する開孔部を上記窒化ケイ素膜に形成する工程
、上記二酸化ケイ素膜にＰｊｒ要のコンタクトホールを
形成する工程、ならびに上記コンタクトホールに露出す
る上記拡散領域に接着し所定のパターンを有する金属配
線を形成する工程を備えたことを特徴とする半導体集積
回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436283A JPS6054468A (ja) | 1983-09-05 | 1983-09-05 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436283A JPS6054468A (ja) | 1983-09-05 | 1983-09-05 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054468A true JPS6054468A (ja) | 1985-03-28 |
Family
ID=15791699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16436283A Pending JPS6054468A (ja) | 1983-09-05 | 1983-09-05 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135770A (ja) * | 1988-11-16 | 1990-05-24 | Sanyo Electric Co Ltd | 半導体集積回路 |
-
1983
- 1983-09-05 JP JP16436283A patent/JPS6054468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135770A (ja) * | 1988-11-16 | 1990-05-24 | Sanyo Electric Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06177265A (ja) | 半導体装置およびその製造方法 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPS60227469A (ja) | 半導体装置 | |
| JPS62166522A (ja) | 半導体装置の製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS59104125A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS6063949A (ja) | 半導体装置の製造方法 | |
| JPS6388847A (ja) | 半導体装置の製造方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPH0320039A (ja) | 半導体装置の製造方法 | |
| JPH06140381A (ja) | 半導体装置の製造方法 | |
| JPS6126214B2 (ja) | ||
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPS61114557A (ja) | 半導体装置の製造方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 |