JPS6388847A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6388847A JPS6388847A JP61234842A JP23484286A JPS6388847A JP S6388847 A JPS6388847 A JP S6388847A JP 61234842 A JP61234842 A JP 61234842A JP 23484286 A JP23484286 A JP 23484286A JP S6388847 A JPS6388847 A JP S6388847A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- platinum
- silicide layer
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 18
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021339 platinum silicide Inorganic materials 0.000 claims abstract description 14
- 229920001721 polyimide Polymers 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000005355 lead glass Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052751 metal Inorganic materials 0.000 abstract description 23
- 239000002184 metal Substances 0.000 abstract description 23
- 229910052697 platinum Inorganic materials 0.000 abstract description 12
- 239000010931 gold Substances 0.000 abstract description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 238000007747 plating Methods 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- -1 electromigration Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- JGLNNORWOWUYFX-UHFFFAOYSA-N lead platinum Chemical compound [Pt].[Pb] JGLNNORWOWUYFX-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法、特にそのパッシベー
ション膜の形成方法に関するものである。
ション膜の形成方法に関するものである。
第２図はこの種の従来方法により形成された高信頓度シ
リコン小信号ダイオードを示したものである。
リコン小信号ダイオードを示したものである。
図において、１１１はＮ型半導体基板、Ｃ２）はＮ型半
導体基板（！）上に形成された酸化膜、（３１は酸化膜
（２）の選択拡散効果を利用して、半導体基板Ｉｌ＋と
け反対の不純物を拡散して形成されたＰ型拡散層、（４
１け、チャンネルの発生や容量の低減を図るために形成
したパッシベーション層で、一般には鉛ガラス層が使用
される。１６）はパッシベーション１４１中に形成され
た第１のコンタクト孔、びりは第１のコンタクト孔（６
）中に電極金属と第１のコンタクト孔１６１との接帥抵
抗を小さくするために形成された白金シリサイド層、（
７カはパッシベーション層（４１中の鉛と白金とが反応
して形成された白金と鉛との化合物である。
導体基板（！）上に形成された酸化膜、（３１は酸化膜
（２）の選択拡散効果を利用して、半導体基板Ｉｌ＋と
け反対の不純物を拡散して形成されたＰ型拡散層、（４
１け、チャンネルの発生や容量の低減を図るために形成
したパッシベーション層で、一般には鉛ガラス層が使用
される。１６）はパッシベーション１４１中に形成され
た第１のコンタクト孔、びりは第１のコンタクト孔（６
）中に電極金属と第１のコンタクト孔１６１との接帥抵
抗を小さくするために形成された白金シリサイド層、（
７カはパッシベーション層（４１中の鉛と白金とが反応
して形成された白金と鉛との化合物である。
従来の半導体装置の製造方法は電極金属として一般に多
層金電極を使用するが、電極金属とコンタクト孔との接
触抵抗ケ下げるために、−般に蒸着により白金を形成し
白金シリサイド化するが、パッシベーション膜として形
成した鉛ガラス層の中の鉛と白金とが反応し、パッシベ
ーション膜上に導電性の凹凸の激しい鉛と白金の化合物
を形成し、リークの原因や、表面の凹凸により、写真製
版を続けることが不可能となる、などの問題点かあった
。
層金電極を使用するが、電極金属とコンタクト孔との接
触抵抗ケ下げるために、−般に蒸着により白金を形成し
白金シリサイド化するが、パッシベーション膜として形
成した鉛ガラス層の中の鉛と白金とが反応し、パッシベ
ーション膜上に導電性の凹凸の激しい鉛と白金の化合物
を形成し、リークの原因や、表面の凹凸により、写真製
版を続けることが不可能となる、などの問題点かあった
。
本発明は上記の様な問題点を解消するためになされたも
ので、白金と鉛との化合物を形成することなく白金シリ
サイド層を形成することができ、高信頼度の半導体装置
の製造方法を得ること？目的とする。
ので、白金と鉛との化合物を形成することなく白金シリ
サイド層を形成することができ、高信頼度の半導体装置
の製造方法を得ること？目的とする。
この発明に係る半導体装置は、パッシベーション膜を、
ポリイミド膜で完全に被覆し、その後白金シリサイド層
を形成する様にしたものである。
ポリイミド膜で完全に被覆し、その後白金シリサイド層
を形成する様にしたものである。
上記の様に本発明によれば、パッシベーション膜上にポ
リイミド膜を形成し、パッシベーション膜を完全にポリ
イミド膜で被覆することにより白金とパッシベーション
膜中の鉛とがぶれあうことが防止され、白金と鉛との化
合物を形成することもなく白金シリサイド層を形成でき
る。
リイミド膜を形成し、パッシベーション膜を完全にポリ
イミド膜で被覆することにより白金とパッシベーション
膜中の鉛とがぶれあうことが防止され、白金と鉛との化
合物を形成することもなく白金シリサイド層を形成でき
る。
以下本発明の実施例を高信頼度シリコン小信号ダイオー
ドについて説明する。
ドについて説明する。
第１図１ａｌ において、１６）は本発明により電極金
属とコンタクト孔との接帥抵抗を下げるために形成され
る白金との反応をおさえるために形成されたポリイミド
膜、・６υはこのポリイミド膜１５）中に形成された第
２のコンタクト孔、σ１１は第２のコンタクト孔１６Ｉ
ｌと電極金属との接鋤抵抗？小さくするために形成され
た白金シリサイド層、（８）は第１図（ｂ＋のようにこ
の白金シリサイド層１７＋とポリイミド膜（５）を覆う
Ｔｉ−Ｗなどのバリアメタルで、一般に電極金属として
全全使用する場合、金を直接電極金属としてシリコン上
や酸化膜上に形成すると金とシリコン（酸化膜）との密
着力が弱いことやＡｕは低温で容易にシリコン中に拡散
することなどからこれを防止するために形成される。
属とコンタクト孔との接帥抵抗を下げるために形成され
る白金との反応をおさえるために形成されたポリイミド
膜、・６υはこのポリイミド膜１５）中に形成された第
２のコンタクト孔、σ１１は第２のコンタクト孔１６Ｉ
ｌと電極金属との接鋤抵抗？小さくするために形成され
た白金シリサイド層、（８）は第１図（ｂ＋のようにこ
の白金シリサイド層１７＋とポリイミド膜（５）を覆う
Ｔｉ−Ｗなどのバリアメタルで、一般に電極金属として
全全使用する場合、金を直接電極金属としてシリコン上
や酸化膜上に形成すると金とシリコン（酸化膜）との密
着力が弱いことやＡｕは低温で容易にシリコン中に拡散
することなどからこれを防止するために形成される。
（９）は、電極金属部のみにメッキを形成するために、
電極金属以外の部分を保護したホトレジスト膜で一般に
は、１厚が厚く高解像力のポジレジストが使用される。
電極金属以外の部分を保護したホトレジスト膜で一般に
は、１厚が厚く高解像力のポジレジストが使用される。
ｆｌｏｌはメッキにより形成されたＡｕ電極である。
続いて第１図１０１において、金電極をメッキにより形
成するために使用したホトレジスト膜（９）を除去する
と共に、電極金属直下部以外のバリアメタル（８）を除
去する。
成するために使用したホトレジスト膜（９）を除去する
と共に、電極金属直下部以外のバリアメタル（８）を除
去する。
ところで一般的に半導体装置の故障モードはエレクトロ
マイグレーション等電極金属に関するものが多く、信頼
性全向上さすために金などの化学的に安定な金属が使用
されている。本発明の実施例でも説明した様に電極金属
として金を使用する場合は、単独で全全使用するのでは
なく、シリコンや酸化膜との密着力を向上さすためにバ
リアメタル（８）を形成したり、第２のコンタクト孔６
υと電極との接馳抵抗を下げるために第２のコンタクト
孔Ｕに白金シリサイド層（７）全形成するが、従来の方
法では確実に白金とパッシベーション膜中の鉛とが反応
しパッシベーション膜上に黒色で凹凸の激しい導電性の
膜ができ以降の工程を進めることが不可能であり、本発
明ではパッシベーション層（４）を完全にポリイミド膜
（５）で被覆するため直接白金とパッシベーション膜中
の鉛とが反応することもなく、容易に高信頼度の半導体
装置の製造が可能である。
マイグレーション等電極金属に関するものが多く、信頼
性全向上さすために金などの化学的に安定な金属が使用
されている。本発明の実施例でも説明した様に電極金属
として金を使用する場合は、単独で全全使用するのでは
なく、シリコンや酸化膜との密着力を向上さすためにバ
リアメタル（８）を形成したり、第２のコンタクト孔６
υと電極との接馳抵抗を下げるために第２のコンタクト
孔Ｕに白金シリサイド層（７）全形成するが、従来の方
法では確実に白金とパッシベーション膜中の鉛とが反応
しパッシベーション膜上に黒色で凹凸の激しい導電性の
膜ができ以降の工程を進めることが不可能であり、本発
明ではパッシベーション層（４）を完全にポリイミド膜
（５）で被覆するため直接白金とパッシベーション膜中
の鉛とが反応することもなく、容易に高信頼度の半導体
装置の製造が可能である。
本実施例では、高信頼度シリコン小信号ダイオードにつ
いて説明したがシリコント°ランジスタ、集積回路等全
ての半導体装置に応用できるものである。
いて説明したがシリコント°ランジスタ、集積回路等全
ての半導体装置に応用できるものである。
以上の様に本発明によればコンタクト孔に白金シリサイ
ド層を形成する際に、パッシベーション膜中の鉛と白金
との反応を防止するためにパッシベーション膜をポリイ
ミド膜で完全に被覆したもので、鉛と白金との反応を防
止することができ高信頼度半導体装置の製造が可能にな
るという格別の効果を有する。
ド層を形成する際に、パッシベーション膜中の鉛と白金
との反応を防止するためにパッシベーション膜をポリイ
ミド膜で完全に被覆したもので、鉛と白金との反応を防
止することができ高信頼度半導体装置の製造が可能にな
るという格別の効果を有する。
第１図＋ａｌ〜（０）は本発明の一実施例による半導体
装置の製造工程を示す断面図、第２図は従来の半導体装
置を示す断面図である。 図中、ＩｌｌはＮ型半導体基板、（２１は酸化膜、１３
）はＰ型拡散層、１４１はパッシベーション膜、（６）
はポリイミド膜、（６）ハ第１のコンタクト孔、・βυ
は第８のコンタクト孔、συは白金シリサイド層、（８
）ハバリアメタル、（９）はホトレジスト膜、（１０）
は金電極である。 なお、各図中同一符号は同−又は相当部分を示す。
装置の製造工程を示す断面図、第２図は従来の半導体装
置を示す断面図である。 図中、ＩｌｌはＮ型半導体基板、（２１は酸化膜、１３
）はＰ型拡散層、１４１はパッシベーション膜、（６）
はポリイミド膜、（６）ハ第１のコンタクト孔、・βυ
は第８のコンタクト孔、συは白金シリサイド層、（８
）ハバリアメタル、（９）はホトレジスト膜、（１０）
は金電極である。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板上にパッシベーション層として、鉛ガラスを
形成する工程と、上記鉛ガラスに第１のコンタクトホー
ルを開孔する工程と、上記上に、ポリイミド膜を形成す
る工程と、 鉛ガラス上に、上記ポリイミド膜に上記第１のコンタク
トホールより小さい面積の第２のコンタクトホールを形
成する工程と、この第２のコンタクトホールに白金シリ
サイドを形成する工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234842A JPS6388847A (ja) | 1986-10-01 | 1986-10-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234842A JPS6388847A (ja) | 1986-10-01 | 1986-10-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6388847A true JPS6388847A (ja) | 1988-04-19 |
Family
ID=16977219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61234842A Pending JPS6388847A (ja) | 1986-10-01 | 1986-10-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6388847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125621A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 半導体装置のバンプ電極形成方法 |
| US8373275B2 (en) | 2008-01-29 | 2013-02-12 | International Business Machines Corporation | Fine pitch solder bump structure with built-in stress buffer |
-
1986
- 1986-10-01 JP JP61234842A patent/JPS6388847A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125621A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 半導体装置のバンプ電極形成方法 |
| US8373275B2 (en) | 2008-01-29 | 2013-02-12 | International Business Machines Corporation | Fine pitch solder bump structure with built-in stress buffer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9537017B2 (en) | Process for forming a planar diode using one mask | |
| JPS6190445A (ja) | 半導体装置 | |
| JPS6388847A (ja) | 半導体装置の製造方法 | |
| JPH11330121A (ja) | 半導体装置とその製造方法 | |
| JPH01265524A (ja) | 半導体装置 | |
| JPS62279643A (ja) | 半導体装置の製造方法 | |
| JPS6392017A (ja) | 半導体装置の製造方法 | |
| JPS60227469A (ja) | 半導体装置 | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JPH02285678A (ja) | 半導体装置 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6367751A (ja) | 半導体装置 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPH05343408A (ja) | Ｔａｂ用半導体チップ | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6151943A (ja) | 半導体装置の製造方法 | |
| JPS61283146A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR970030393A (ko) | 반도체 장치의 제조방법 | |
| JPH04717A (ja) | 半導体装置およびその製造方法 | |
| JPS6257237A (ja) | 半導体装置の突出電極形成方法 | |
| JPH02105411A (ja) | 半導体装置 | |
| JPS61202463A (ja) | 半導体装置 | |
| JPS60171739A (ja) | 電子装置 | |
| JPS59205752A (ja) | シヨツトキ−バリアダイオ−ドを含む半導体集積回路 |