JPH06140381A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06140381A JPH06140381A JP30822192A JP30822192A JPH06140381A JP H06140381 A JPH06140381 A JP H06140381A JP 30822192 A JP30822192 A JP 30822192A JP 30822192 A JP30822192 A JP 30822192A JP H06140381 A JPH06140381 A JP H06140381A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- forming
- oxide film
- window hole
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造における導電層形成に必要
な拡散窓穴を開けるフォトエッチングに関し、膜厚の厚
い酸化膜での導電層形成窓穴の段差を緩和して，この段
差部を通る配線の段切れや配線の細化を防止することを
目的とする。 【構成】 一つの導電層形成窓穴形成におけるフォトエ
ッチングのパターン焼付けを少なくとも２度以上行うよ
うにした。
な拡散窓穴を開けるフォトエッチングに関し、膜厚の厚
い酸化膜での導電層形成窓穴の段差を緩和して，この段
差部を通る配線の段切れや配線の細化を防止することを
目的とする。 【構成】 一つの導電層形成窓穴形成におけるフォトエ
ッチングのパターン焼付けを少なくとも２度以上行うよ
うにした。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の製造にお
ける導電層形成に必要な拡散窓穴を開けるフォトエッチ
ングに関するものである。次に本発明の概要について説
明する。半導体装置の製造プロセスにおいては，同一基
板に，異なる形の導電層，異なる導電層濃度，異なる導
電層深さを多数度形成することが必要となる。この多数
度にわたる導電層の形成は，それぞれの導電層形成時
に，形成した導電層を保護，絶縁するために熱酸化膜を
形成するので，厚い酸化膜が形成されることになる。こ
の厚い酸化膜にフォトエッチング法で導電層形成の窓穴
を開けると大きな段差が生じる。この段差は，段差部に
配線を通すと，段切れが生じて初期不良となるか，配線
が細くなり，信頼性で不良となることがある。この厚い
酸化膜を穴開けすることによって生じる大きな段差を緩
和するには，穴開けのフォトエッチングを多数回に分け
て行うことにより段差を小さな多数段にすればよい。こ
のことにより，段差部の配線切れ及び配線が細くなるこ
とを防ぐことができるようになる。これは，半導体装置
製造プロセスで，異なる形の導電層，異なる導電層濃
度，異なる導電層深さを形成するにともない，それぞれ
の導電層形成時の保護酸化膜が，エッチング速さなどの
性質が異なることを利用したものである。
ける導電層形成に必要な拡散窓穴を開けるフォトエッチ
ングに関するものである。次に本発明の概要について説
明する。半導体装置の製造プロセスにおいては，同一基
板に，異なる形の導電層，異なる導電層濃度，異なる導
電層深さを多数度形成することが必要となる。この多数
度にわたる導電層の形成は，それぞれの導電層形成時
に，形成した導電層を保護，絶縁するために熱酸化膜を
形成するので，厚い酸化膜が形成されることになる。こ
の厚い酸化膜にフォトエッチング法で導電層形成の窓穴
を開けると大きな段差が生じる。この段差は，段差部に
配線を通すと，段切れが生じて初期不良となるか，配線
が細くなり，信頼性で不良となることがある。この厚い
酸化膜を穴開けすることによって生じる大きな段差を緩
和するには，穴開けのフォトエッチングを多数回に分け
て行うことにより段差を小さな多数段にすればよい。こ
のことにより，段差部の配線切れ及び配線が細くなるこ
とを防ぐことができるようになる。これは，半導体装置
製造プロセスで，異なる形の導電層，異なる導電層濃
度，異なる導電層深さを形成するにともない，それぞれ
の導電層形成時の保護酸化膜が，エッチング速さなどの
性質が異なることを利用したものである。
【０００２】
【従来の技術】半導体基板を使用した半導体装置は，例
えばシリコン基板上に，ｎ形導電層，Ｐ形導電層，アル
ミニウムあるいはアルミニウム合金の配線，ボンデング
パッド，表面保護膜，ボンデングワイヤ，装置機能を有
効に利用するのに必要なパッケージから成っている。こ
の半導体装置は，使用する半導体基板，ｎ形導電層，ｐ
形導電層の組合せ，配線の引回しによりいろいろな機能
を有する電子部品として多方面で使用されている。例え
ばシリコン基板を使ったバイポーラＩＣの主要部ｎｐｎ
形トランジスタ製造におけるプロセス酸化膜を含めた構
造と，プロセス後半のｎ形導電層形成窓穴の穴開けフォ
トエッチングとアルミニウム配線後の構造の断面図を図
２に示す。図２（Ａ）に示すように，Ｐ形シリコン基板
１にｎ形導電層２を形成し，その上にｎ形シリコン層３
を堆積する。ｎ形導電層２は，後に形成するｎｐｎトラ
ンジスタのコレクタとなるｎ形導電層におけるコレクタ
抵抗の低減するのに有効となる。ｎ形シリコン層３表面
に熱酸化膜４を形成し，Ｐ形導電層による素子分離層５
の形成に必要な拡散窓穴をフォトエッチングにより穴開
けする。拡散窓穴からＰ形物質を拡散し，Ｐ形導電層か
ら成る素子分離層５を形成する。このとき，Ｐ形導電層
５が限りなくＰ形シリコン基板１に近づけるために熱処
理を行い，酸素ガスを流して酸化膜を形成し，導電層形
成窓穴を酸化膜６で被覆する。つぎに，図示してない
が，バイポーラＩＣの構成素子であるｐｎｐ形トランジ
スタのエミッタとコレクタとなるＰ形導電層形成拡散窓
穴を酸化膜４，６にフォトエッチングにより開け，Ｐ形
物質を拡散し，Ｐ形導電層を形成し，酸化膜７でＰ形導
電層形成拡散窓穴を被覆する。つぎに，ｎｐｎ形トラン
ジスタのベースとなるＰ形導電層形成拡散窓穴を酸化膜
４，６，７にフォトエッチングにより開け，Ｐ形物質を
拡散し，熱処理を行い，Ｐ形導電層８を形成すると共
に，酸化膜９でＰ形導電層形成窓穴を被覆する。さら
に，ｎｐｎ形トランジスタのエミッタ，コレクタ及びｐ
ｎｐ形トランジスタのベースとなるｎ形導電層形成拡散
窓穴を酸化膜４，６，７，９に，図示のように，フォト
レジストを塗布して，所定のパターンを有する露光マス
クにより，フォトレジストを露光，現像して，酸化膜
４，６，７，９のエッチングマスク１０を形成し，エッ
チングにより酸化膜４，６，７，９及び酸化膜９に拡散
窓穴１１，１２を形成する。フォトレジスト１０を除去
後，拡散窓穴１１，１２からｎ形物質を拡散し，熱処理
を行い，ｎ形導電層１３，１４を形成すると共に，酸化
膜１５でｎ形導電層形成窓穴１１，１２を被覆する。前
記のこれまで形成した各導電層の所定の位置に，各導電
層の電極取出し穴８Ａ，１３Ａ，１４Ａをフォトエッチ
ングにより開ける。しかる後に，配線材料となる，例え
ばアルミニュウム膜を全面に蒸着し，各導電層電極取出
し穴をつなぎバイポーラＩＣとしての機能を発揮するよ
う配線パターン１６，１７，１８をフォトエッチングで
形成する。そして，図示しないが，アルミニウム配線パ
ターン形成後，その表面に保護膜を被せ，配線パターン
から，例えばワイヤボンデングによりパッケージ電極を
介して外部電極へ接続することによりバイポーラＩＣが
完成する。
えばシリコン基板上に，ｎ形導電層，Ｐ形導電層，アル
ミニウムあるいはアルミニウム合金の配線，ボンデング
パッド，表面保護膜，ボンデングワイヤ，装置機能を有
効に利用するのに必要なパッケージから成っている。こ
の半導体装置は，使用する半導体基板，ｎ形導電層，ｐ
形導電層の組合せ，配線の引回しによりいろいろな機能
を有する電子部品として多方面で使用されている。例え
ばシリコン基板を使ったバイポーラＩＣの主要部ｎｐｎ
形トランジスタ製造におけるプロセス酸化膜を含めた構
造と，プロセス後半のｎ形導電層形成窓穴の穴開けフォ
トエッチングとアルミニウム配線後の構造の断面図を図
２に示す。図２（Ａ）に示すように，Ｐ形シリコン基板
１にｎ形導電層２を形成し，その上にｎ形シリコン層３
を堆積する。ｎ形導電層２は，後に形成するｎｐｎトラ
ンジスタのコレクタとなるｎ形導電層におけるコレクタ
抵抗の低減するのに有効となる。ｎ形シリコン層３表面
に熱酸化膜４を形成し，Ｐ形導電層による素子分離層５
の形成に必要な拡散窓穴をフォトエッチングにより穴開
けする。拡散窓穴からＰ形物質を拡散し，Ｐ形導電層か
ら成る素子分離層５を形成する。このとき，Ｐ形導電層
５が限りなくＰ形シリコン基板１に近づけるために熱処
理を行い，酸素ガスを流して酸化膜を形成し，導電層形
成窓穴を酸化膜６で被覆する。つぎに，図示してない
が，バイポーラＩＣの構成素子であるｐｎｐ形トランジ
スタのエミッタとコレクタとなるＰ形導電層形成拡散窓
穴を酸化膜４，６にフォトエッチングにより開け，Ｐ形
物質を拡散し，Ｐ形導電層を形成し，酸化膜７でＰ形導
電層形成拡散窓穴を被覆する。つぎに，ｎｐｎ形トラン
ジスタのベースとなるＰ形導電層形成拡散窓穴を酸化膜
４，６，７にフォトエッチングにより開け，Ｐ形物質を
拡散し，熱処理を行い，Ｐ形導電層８を形成すると共
に，酸化膜９でＰ形導電層形成窓穴を被覆する。さら
に，ｎｐｎ形トランジスタのエミッタ，コレクタ及びｐ
ｎｐ形トランジスタのベースとなるｎ形導電層形成拡散
窓穴を酸化膜４，６，７，９に，図示のように，フォト
レジストを塗布して，所定のパターンを有する露光マス
クにより，フォトレジストを露光，現像して，酸化膜
４，６，７，９のエッチングマスク１０を形成し，エッ
チングにより酸化膜４，６，７，９及び酸化膜９に拡散
窓穴１１，１２を形成する。フォトレジスト１０を除去
後，拡散窓穴１１，１２からｎ形物質を拡散し，熱処理
を行い，ｎ形導電層１３，１４を形成すると共に，酸化
膜１５でｎ形導電層形成窓穴１１，１２を被覆する。前
記のこれまで形成した各導電層の所定の位置に，各導電
層の電極取出し穴８Ａ，１３Ａ，１４Ａをフォトエッチ
ングにより開ける。しかる後に，配線材料となる，例え
ばアルミニュウム膜を全面に蒸着し，各導電層電極取出
し穴をつなぎバイポーラＩＣとしての機能を発揮するよ
う配線パターン１６，１７，１８をフォトエッチングで
形成する。そして，図示しないが，アルミニウム配線パ
ターン形成後，その表面に保護膜を被せ，配線パターン
から，例えばワイヤボンデングによりパッケージ電極を
介して外部電極へ接続することによりバイポーラＩＣが
完成する。
【０００３】
【発明が解決しようとする課題】前述の従来技術には，
半導体製造プロセスが進むにしたがい，導電層形成に付
随する酸化膜の膜厚が厚くなる。これに伴い，導電層形
成窓穴の段差が大きくなり，この導電層形成窓穴を通る
配線は，第２図（Ｂ）に示すように大きな段差部の配線
１８Ａ部が細くなったり，場合によっては配線が切れた
りするという欠点がある。本発明は，これらの欠点を解
決するため，膜厚の厚い酸化膜での導電層形成窓穴の段
差を緩和して，この段差部を通る配線の段切れや配線の
細化を防止することを目的とする。
半導体製造プロセスが進むにしたがい，導電層形成に付
随する酸化膜の膜厚が厚くなる。これに伴い，導電層形
成窓穴の段差が大きくなり，この導電層形成窓穴を通る
配線は，第２図（Ｂ）に示すように大きな段差部の配線
１８Ａ部が細くなったり，場合によっては配線が切れた
りするという欠点がある。本発明は，これらの欠点を解
決するため，膜厚の厚い酸化膜での導電層形成窓穴の段
差を緩和して，この段差部を通る配線の段切れや配線の
細化を防止することを目的とする。
【０００４】
【課題を解決するための手段】本発明は，上記目的を達
成するため，一つの導電層形成窓穴形成におけるフォト
エッチングのパターン焼付けを少なくとも２度以上行う
ようにしたものである。図１は，本発明のｎｐｎ形トラ
ンジタのｎ形導電層形成窓穴形成プロセス及びその後の
配線パターン形成までを示すプロセス断面図の概略であ
る。図２において，ｎｐｎ形トランジスタのｎ形導電層
形成窓穴形成において，初めに，Ｐ形導電層形成に伴う
酸化膜２層７，９（エミッタ部１１は１層だけで，寸法
も所定の大きさと同じ）大き目の穴を開ける。フォトレ
ジストパターン１０Ａはそのままに，さらにフォトレジ
ストを塗布して，フォトレジストパターン１０Ａより小
さいフォトレジストパターン１０Ｂ（コレクタ部１２
は，なおかつ所定の寸法より少し大き目）を焼き付け，
素子分離のＰ形導電層形成に伴う酸化膜６をエッチング
する。フォトレジストパターン１０Ａ，１０Ｂはそのま
まに，さらにフォトレジストを塗布して，フォトレジス
トパターン１０Ｂより小さいフォトレジストパターン１
０Ｃ（コレクタ部１２は，所定の寸法）を焼付け，酸化
膜４をエッチングする。しかる後，フォトレジストを全
て除去して，次のｎ形導電層の形成，電極取り出し穴の
穴開け後，配線パターン１６，１７，１８の形成へと続
く。
成するため，一つの導電層形成窓穴形成におけるフォト
エッチングのパターン焼付けを少なくとも２度以上行う
ようにしたものである。図１は，本発明のｎｐｎ形トラ
ンジタのｎ形導電層形成窓穴形成プロセス及びその後の
配線パターン形成までを示すプロセス断面図の概略であ
る。図２において，ｎｐｎ形トランジスタのｎ形導電層
形成窓穴形成において，初めに，Ｐ形導電層形成に伴う
酸化膜２層７，９（エミッタ部１１は１層だけで，寸法
も所定の大きさと同じ）大き目の穴を開ける。フォトレ
ジストパターン１０Ａはそのままに，さらにフォトレジ
ストを塗布して，フォトレジストパターン１０Ａより小
さいフォトレジストパターン１０Ｂ（コレクタ部１２
は，なおかつ所定の寸法より少し大き目）を焼き付け，
素子分離のＰ形導電層形成に伴う酸化膜６をエッチング
する。フォトレジストパターン１０Ａ，１０Ｂはそのま
まに，さらにフォトレジストを塗布して，フォトレジス
トパターン１０Ｂより小さいフォトレジストパターン１
０Ｃ（コレクタ部１２は，所定の寸法）を焼付け，酸化
膜４をエッチングする。しかる後，フォトレジストを全
て除去して，次のｎ形導電層の形成，電極取り出し穴の
穴開け後，配線パターン１６，１７，１８の形成へと続
く。
【０００５】
【作用】膜厚の厚い酸化膜の導電層形成窓穴の断面形状
は，小さな段差の階段様となり，この窓穴の段差を通る
配線は，段切れや配線が細くなることが生じないので，
配線に係わる初期不良，あるいは信頼性に関する不良が
少なくすることができる。
は，小さな段差の階段様となり，この窓穴の段差を通る
配線は，段切れや配線が細くなることが生じないので，
配線に係わる初期不良，あるいは信頼性に関する不良が
少なくすることができる。
【０００６】
【実施例】以下，本発明の構成について，バイポーラＩ
Ｃにおけるｎｐｎ形トランジスタ製造プロセスに本発明
を適用した一実施例を説明する。本発明の一実施例でバ
イポーラＩＣにおけるｎｐｎ形トランジスタの製造プロ
セス，特にトランジスタのコレクタ部の導電層形成窓穴
の穴開けプロセス及び配線パターン形成までを製造工程
毎に示す断面図の第１図を用いて説明する。図１（Ａ）
に示すように，ｎｐｎ形トランジスタにおけるｎ形導電
層１３，１４の形成に至るまでに，Ｐ形基板１にｎ形導
電層２を形成し，その上にｎ形半導体層３を堆積する。
しかる後に素子分離層のＰ形導電層５，ｐｎｐ形トラン
ジスタのエミッタ，コレクタ部のＰ形導電層，ｎｐｎ形
トランジスタのベース部のＰ形導電層８などが形成され
ており，コレクタ部の導電層形成窓穴を開ける位置１２
には，初めの表面酸化膜４，及び素子分離のＰ形導電層
５形成における酸化膜６，ｐｎｐ形トランジスタのエミ
ッタ，コレクタ部形成のＰ形導電層形成における酸化膜
７，ｎｐｎ形トランジスタのベース部形成のＰ形導電層
８形成における酸化膜９が積層されている。フォトレジ
ストを塗布して，エミッタ部１１は，ｎｐｎ形トランジ
スタのベース部Ｐ型導電層形成時の酸化膜９一層なの
で，エミッタ部の穴開け寸法は所定寸法の，コレクタ部
の穴開け寸法は，所定より大きい寸法の露光マスクで，
露光，現象し，ｎｐｎ形トランジスタベース部Ｐ形導電
層形成時の酸化膜９とｐｎｐ形トランジスタエミッタ，
コレクタ部のＰ形導電層形成時の酸化膜７をエッチング
する。次に，図１（Ｂ）に示すように，前記フォトレジ
ストパターン１０Ａを除去せずに，その上にフォトレジ
ストを塗布し，下層のフォトレジストパターン１０Ａよ
り小さい寸法（コレクタ部は所定の穴より少し大きい）
の露光マスクで，露光，現像し，素子分離のＰ形導電層
形成時の酸化膜６をエッチングする。次に，図１（ｃ）
に示すように，前記フォトレジストパターン１０Ｂを除
去せずに，その上にフォトレジストを塗布する。下層の
フォトレジストパターン１０Ａ，１０Ｂより小さい寸法
（但し，コレクタ部は所定の寸法）の露光マスクで露
光，現像する。このフォトレジストパターン１０Ｃをエ
ッチングマスクに，表面酸化膜４をエッチングする。そ
して，図１（Ｄ）に示すように，前記フォトレジスト１
０Ａ，１０Ｂ，１０Ｃを除去する。この拡散窓穴１１，
１２からｎ形物質を拡散し，熱処理を行い，ｎ形導電層
１３，１４を形成すると共に，酸化膜１５でｎ形導電層
形成窓穴１１，１２を被覆する。これまで形成した各導
電層の所定の位置に各導電層の電極取り出し穴８Ａ，１
３Ａ，１４Ａをフォトエッチングにより開ける。配線材
料の例えばアルミニウムを蒸着し，フォトエッチングに
より所定の配線パターン１６，１７，１８を形成する。
さらに，図示しないが，前記のようにフォトエッチング
と，Ｐ形材料，ｎ形材料，配線材料の堆積，拡散技術に
より加工された半導体基板１は，所定の寸法に切り出さ
れ，封止部材で封止される。例えば，配線１６，１７，
１８をそれぞれｎｐｎ形トランジスタのエミッタ，ベー
ス，コレクタとして同時に形成してきたｐｎｐ形トラン
ジスタ，拡散抵抗，拡散容量，等々所定の基準にしたが
い接続することによりバイポーラＩＣが完成する。以
上，前記実施例に基づき説明したが，本発明は前記実施
例に限定されるものでなく，その要旨を逸脱しない範囲
において，種々変形し得ることは明らかである。例え
ば，本発明では，露光マスクの寸法を少しづつ変化させ
て，導電層形成窓穴の断面形状を変えたものであるが，
例えば，同じ寸法の露光マスクにより露光量を変えて，
導電層形成窓穴の寸法をわかにかえて，断面を所望の形
状にすることも可能であることは明らかである。また，
本発明では，導電層形成窓穴の断面を配化膜の層にした
がって３段にしたが，２段，４段あるいは，それ以上の
段数，及び酸化膜の層に係わることなく，多段にしても
効果は同様であることも明らかである。また，本実施例
では，ｎｐｎ形トランジスタのコレクタ部だけに限定し
て説明したが，その他の部分，例えば，ベース部の導電
層形成窓穴の形成においても同様な効果を得ることも明
らかである。この外，素子分離部を初めとする半導体装
置を構成する全ての部分において同様な効果を得ること
も明らかである。
Ｃにおけるｎｐｎ形トランジスタ製造プロセスに本発明
を適用した一実施例を説明する。本発明の一実施例でバ
イポーラＩＣにおけるｎｐｎ形トランジスタの製造プロ
セス，特にトランジスタのコレクタ部の導電層形成窓穴
の穴開けプロセス及び配線パターン形成までを製造工程
毎に示す断面図の第１図を用いて説明する。図１（Ａ）
に示すように，ｎｐｎ形トランジスタにおけるｎ形導電
層１３，１４の形成に至るまでに，Ｐ形基板１にｎ形導
電層２を形成し，その上にｎ形半導体層３を堆積する。
しかる後に素子分離層のＰ形導電層５，ｐｎｐ形トラン
ジスタのエミッタ，コレクタ部のＰ形導電層，ｎｐｎ形
トランジスタのベース部のＰ形導電層８などが形成され
ており，コレクタ部の導電層形成窓穴を開ける位置１２
には，初めの表面酸化膜４，及び素子分離のＰ形導電層
５形成における酸化膜６，ｐｎｐ形トランジスタのエミ
ッタ，コレクタ部形成のＰ形導電層形成における酸化膜
７，ｎｐｎ形トランジスタのベース部形成のＰ形導電層
８形成における酸化膜９が積層されている。フォトレジ
ストを塗布して，エミッタ部１１は，ｎｐｎ形トランジ
スタのベース部Ｐ型導電層形成時の酸化膜９一層なの
で，エミッタ部の穴開け寸法は所定寸法の，コレクタ部
の穴開け寸法は，所定より大きい寸法の露光マスクで，
露光，現象し，ｎｐｎ形トランジスタベース部Ｐ形導電
層形成時の酸化膜９とｐｎｐ形トランジスタエミッタ，
コレクタ部のＰ形導電層形成時の酸化膜７をエッチング
する。次に，図１（Ｂ）に示すように，前記フォトレジ
ストパターン１０Ａを除去せずに，その上にフォトレジ
ストを塗布し，下層のフォトレジストパターン１０Ａよ
り小さい寸法（コレクタ部は所定の穴より少し大きい）
の露光マスクで，露光，現像し，素子分離のＰ形導電層
形成時の酸化膜６をエッチングする。次に，図１（ｃ）
に示すように，前記フォトレジストパターン１０Ｂを除
去せずに，その上にフォトレジストを塗布する。下層の
フォトレジストパターン１０Ａ，１０Ｂより小さい寸法
（但し，コレクタ部は所定の寸法）の露光マスクで露
光，現像する。このフォトレジストパターン１０Ｃをエ
ッチングマスクに，表面酸化膜４をエッチングする。そ
して，図１（Ｄ）に示すように，前記フォトレジスト１
０Ａ，１０Ｂ，１０Ｃを除去する。この拡散窓穴１１，
１２からｎ形物質を拡散し，熱処理を行い，ｎ形導電層
１３，１４を形成すると共に，酸化膜１５でｎ形導電層
形成窓穴１１，１２を被覆する。これまで形成した各導
電層の所定の位置に各導電層の電極取り出し穴８Ａ，１
３Ａ，１４Ａをフォトエッチングにより開ける。配線材
料の例えばアルミニウムを蒸着し，フォトエッチングに
より所定の配線パターン１６，１７，１８を形成する。
さらに，図示しないが，前記のようにフォトエッチング
と，Ｐ形材料，ｎ形材料，配線材料の堆積，拡散技術に
より加工された半導体基板１は，所定の寸法に切り出さ
れ，封止部材で封止される。例えば，配線１６，１７，
１８をそれぞれｎｐｎ形トランジスタのエミッタ，ベー
ス，コレクタとして同時に形成してきたｐｎｐ形トラン
ジスタ，拡散抵抗，拡散容量，等々所定の基準にしたが
い接続することによりバイポーラＩＣが完成する。以
上，前記実施例に基づき説明したが，本発明は前記実施
例に限定されるものでなく，その要旨を逸脱しない範囲
において，種々変形し得ることは明らかである。例え
ば，本発明では，露光マスクの寸法を少しづつ変化させ
て，導電層形成窓穴の断面形状を変えたものであるが，
例えば，同じ寸法の露光マスクにより露光量を変えて，
導電層形成窓穴の寸法をわかにかえて，断面を所望の形
状にすることも可能であることは明らかである。また，
本発明では，導電層形成窓穴の断面を配化膜の層にした
がって３段にしたが，２段，４段あるいは，それ以上の
段数，及び酸化膜の層に係わることなく，多段にしても
効果は同様であることも明らかである。また，本実施例
では，ｎｐｎ形トランジスタのコレクタ部だけに限定し
て説明したが，その他の部分，例えば，ベース部の導電
層形成窓穴の形成においても同様な効果を得ることも明
らかである。この外，素子分離部を初めとする半導体装
置を構成する全ての部分において同様な効果を得ること
も明らかである。
【０００７】
【発明の効果】半導体基板に半導体装置形成に必要な導
電層形成の窓穴を開ける半導体装置の製造方法におい
て，前記導電層形成窓穴の断面を小さな段差の階段様と
することにより，この窓穴を通る配線が窓穴断面におけ
る配線の段切れ，及び部分的に細くなることを防止する
ことができ，半導体装置の製造歩留りを向上させると共
に，半導体装置の信頼性を向上することができる。
電層形成の窓穴を開ける半導体装置の製造方法におい
て，前記導電層形成窓穴の断面を小さな段差の階段様と
することにより，この窓穴を通る配線が窓穴断面におけ
る配線の段切れ，及び部分的に細くなることを防止する
ことができ，半導体装置の製造歩留りを向上させると共
に，半導体装置の信頼性を向上することができる。
【図１】本発明の半導体装置の製造工程を示す断面図。
【図２】従来の半導体装置製造工程を示す断面図であ
る。 １ 半導体基板 ２，１３，１４ ｎ形導電層 ３ ｎ形半導体層 ４，６，７，９，１５ 酸化膜 ５，８ Ｐ形導電層 １０ フォトレジストパターン １１，１２，８Ａ，１４Ａ 導電層形成窓穴 １６，１７，１８ 配線
る。 １ 半導体基板 ２，１３，１４ ｎ形導電層 ３ ｎ形半導体層 ４，６，７，９，１５ 酸化膜 ５，８ Ｐ形導電層 １０ フォトレジストパターン １１，１２，８Ａ，１４Ａ 導電層形成窓穴 １６，１７，１８ 配線
Claims (1)
- あらかじめ第１導電層を埋込んだ上層に半導体層を形成
してある半導体基板の表面を熱酸化する工程，前記半導
体基板表面の熱酸化膜に半導体装置形成に必要な素子分
離の第２導電層形成窓穴をフォトエッチングにより形成
する工程，前記第２導電層形成窓穴から第２導電層を拡
散形成し，第２導電層形成窓穴を熱酸化膜で被覆する工
程，ＰＮＰ形トランジスタの形成に必要な第３導電層形
成窓穴をフォトエッチングにより形成する工程，前記第
３導電層窓穴から第３導電層を拡散形成し，第３導電層
形成窓穴を熱酸化膜で被覆する工程，ＮＰＮ形トランジ
スター及び拡散抵抗形成に必要な第４導電層窓穴をフォ
トエッチングにより形成する工程，前記第４導電層形成
窓穴から第４導電層を拡散形成し，第４導電層形成窓穴
を熱酸化膜で被覆する工程，前記ＰＮＰ形トランジスタ
及びＮＰＮ形トランジスタの第３導電層及び第４導電層
の所定の位置に，第５導電層形成窓穴をフォトエッチン
グにより形成する工程，前記第５導電層形成窓穴から第
５導電層を拡散形成し，第５導電層形成窓穴を熱酸化膜
で被覆する工程，前記第２導電層，第３導電層，第４導
電層，第５導電層から半導体装置形成に必要な電極取り
出し穴をフォトエッチングにより開ける工程，前記電極
取り出し穴を配線材料で配線する工程，から成る半導体
装置製造方法において，前記導電層形成窓穴形成におけ
るフォトエッチングを，一つの窓穴を開けるのに，少な
くとも２回以上行うことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30822192A JPH06140381A (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30822192A JPH06140381A (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140381A true JPH06140381A (ja) | 1994-05-20 |
Family
ID=17978387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30822192A Pending JPH06140381A (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140381A (ja) |
-
1992
- 1992-10-22 JP JP30822192A patent/JPH06140381A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140381A (ja) | 半導体装置の製造方法 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| US3372071A (en) | Method of forming a small area junction semiconductor | |
| JPS644662B2 (ja) | ||
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 | |
| JPS6010753A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH05299587A (ja) | 半導体集積回路とその製造方法 | |
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPS5852828A (ja) | 半導体装置の製造方法 | |
| JPH01278045A (ja) | 多層配線構造の製造方法 | |
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JPH02251144A (ja) | 半導体装置の製造方法 |