JPS6126214B2 - - Google Patents
Info
- Publication number
- JPS6126214B2 JPS6126214B2 JP593977A JP593977A JPS6126214B2 JP S6126214 B2 JPS6126214 B2 JP S6126214B2 JP 593977 A JP593977 A JP 593977A JP 593977 A JP593977 A JP 593977A JP S6126214 B2 JPS6126214 B2 JP S6126214B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contact
- insulating film
- semiconductor substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229960000583 acetic acid Drugs 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000012362 glacial acetic acid Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- -1 PSG Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229940074355 nitric acid Drugs 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置において半導体基板表面部
(トランジスタ等のアクテイブ領域形成する側の
半導体基板表面部)から基板コンタクトを取る方
法に関し、主として絶縁ゲート電界効果トランジ
スタ(以下、MISFET又はMOSFETと称す。)か
ら成る半導体集積回路(IC)を対象とする。
(トランジスタ等のアクテイブ領域形成する側の
半導体基板表面部)から基板コンタクトを取る方
法に関し、主として絶縁ゲート電界効果トランジ
スタ(以下、MISFET又はMOSFETと称す。)か
ら成る半導体集積回路(IC)を対象とする。
最近、ボンデイング技術及び組立技術の自動化
によるデバイスのコスト低減の面で極めて有効な
テープキヤリア方式による実装が考えられてい
る。この種の実装については、例えば
Electronics、February 1971、第44頁乃至48頁
「ICs on film strip lend themselves
toautomatic handling by manufacturer and
user、too」の中で紹介されている。
によるデバイスのコスト低減の面で極めて有効な
テープキヤリア方式による実装が考えられてい
る。この種の実装については、例えば
Electronics、February 1971、第44頁乃至48頁
「ICs on film strip lend themselves
toautomatic handling by manufacturer and
user、too」の中で紹介されている。
ところで、テープキヤリア方式によるMISICの
実装では、半導体基板裏面に外部リード(リード
フレーム)を取付けないため半導体基板が電気的
に浮いた状態となる。そのため、基板電位が不安
定となり、動作マージンを極めて悪くし、性能の
低下はやむを得ないものとなる。そこで、テープ
キヤリア方式の場合では、基板の表面から直接基
板コンタクト電極を取出すことが必要となる。
実装では、半導体基板裏面に外部リード(リード
フレーム)を取付けないため半導体基板が電気的
に浮いた状態となる。そのため、基板電位が不安
定となり、動作マージンを極めて悪くし、性能の
低下はやむを得ないものとなる。そこで、テープ
キヤリア方式の場合では、基板の表面から直接基
板コンタクト電極を取出すことが必要となる。
ところで、MOSICにおいてアクテイブ領域
(ソース・ドレイン領域)形成側の表面から基板
コンタクトを取出すには厚いフイールド酸化膜を
ホトエツチングして基板を露出し、そこにアルミ
ニウムを蒸着して電極としなければならない。こ
の電極取出しの具体的な方法として、第1図a〜
第1図dに示すような工程に従つて行なう方法が
本願発明者等によつて考えられた。
(ソース・ドレイン領域)形成側の表面から基板
コンタクトを取出すには厚いフイールド酸化膜を
ホトエツチングして基板を露出し、そこにアルミ
ニウムを蒸着して電極としなければならない。こ
の電極取出しの具体的な方法として、第1図a〜
第1図dに示すような工程に従つて行なう方法が
本願発明者等によつて考えられた。
すなわち、
(a) p型半導体基板1表面に厚いフイールド酸化
膜2を形成し、その一部をエツチングにより欠
除させ、ゲート絶縁膜形成(図示せず)、ポリ
シリコン層3形成、そしてソース・ドレイン層
を形成した後、全面にPSG(Phosphorus
Silicate Glass)膜4を形成する。このPSG膜
は不純物を含まないSiO2膜が露出していると
Na等のイオンによる半導体表面の汚染に対し
防御できないため、リンを含んだガラスを存在
させるものである。(第1図a参照)。
膜2を形成し、その一部をエツチングにより欠
除させ、ゲート絶縁膜形成(図示せず)、ポリ
シリコン層3形成、そしてソース・ドレイン層
を形成した後、全面にPSG(Phosphorus
Silicate Glass)膜4を形成する。このPSG膜
は不純物を含まないSiO2膜が露出していると
Na等のイオンによる半導体表面の汚染に対し
防御できないため、リンを含んだガラスを存在
させるものである。(第1図a参照)。
(b) コンタクト用ホトレジスト6を用いてフイー
ルド酸化膜の一部、n+拡散層及びポリシリコ
ン層を露出する(第1図b参照)。
ルド酸化膜の一部、n+拡散層及びポリシリコ
ン層を露出する(第1図b参照)。
(c) 基板コンタクトホトレジスト7を用いて残つ
たフイールド酸化膜をエツチングし基板を露出
する(第1図c参照)。
たフイールド酸化膜をエツチングし基板を露出
する(第1図c参照)。
(d) この後、ホトレジスタ7を取り除いてアルミ
ニウムを蒸着し、基板及びポリシリコン層にそ
れぞれ接続する電極乃至配線8を形成する(第
1図d参照)。
ニウムを蒸着し、基板及びポリシリコン層にそ
れぞれ接続する電極乃至配線8を形成する(第
1図d参照)。
しかしながら、このような従来技術によれば次
のような欠点が生じることがわかつてきた。
のような欠点が生じることがわかつてきた。
(1) フイールド酸化膜は通常1.0〜1.4μと厚く、
これをエツチングして基板コンタクト部とする
ために、エツチングに長時間(約10分間)を要
する。
これをエツチングして基板コンタクト部とする
ために、エツチングに長時間(約10分間)を要
する。
(2) 上記エツチングのためのホトレジストは一重
であるため、その接着強度がもたずダレを起こ
して寸法不良となるから二段のダレエツチング
が必要となる。
であるため、その接着強度がもたずダレを起こ
して寸法不良となるから二段のダレエツチング
が必要となる。
(3) ホトマスクは自部過多であるため微少塵埃等
によりPSGにピンホール9(第1図c参照)を
生じやすく、ここにアルミニウムが入つて基板
電位にシヨートすることが多い。このようなピ
ンホールが原因して、例えば5mm口メモリーの
場合歩留りが40%から25%と約15%低下するこ
とになつた。
によりPSGにピンホール9(第1図c参照)を
生じやすく、ここにアルミニウムが入つて基板
電位にシヨートすることが多い。このようなピ
ンホールが原因して、例えば5mm口メモリーの
場合歩留りが40%から25%と約15%低下するこ
とになつた。
本願発明者は上記した点にかんがみ、ゲート部
に用いるポリシリコンを利用することに着目し
た。
に用いるポリシリコンを利用することに着目し
た。
したがつて本発明の目的は基板コンタクトを半
導体基板表面から取出すにあたつて、長時間のエ
ツチングを避けること、それによるダレやピンホ
ールを防止し、精度不良、歩留りの低下をなくす
ことである。
導体基板表面から取出すにあたつて、長時間のエ
ツチングを避けること、それによるダレやピンホ
ールを防止し、精度不良、歩留りの低下をなくす
ことである。
上記目的を達成するために、本発明の半導体装
置の製造法によれば、次の工程より成ることを特
徴とする。
置の製造法によれば、次の工程より成ることを特
徴とする。
(a) MISFETが形成されるべきアクテイブ領域
と、基板コンタクト用電極が形成されるべきコ
ンタクト領域とを除く半導体基板主表面に、フ
イールド絶縁膜を形成する工程、 (b) 上記半導体基板主表面のアクテイブ領域およ
びコンタクト領域においてフイールド絶縁膜よ
り薄いゲート用絶縁膜を介してゲート電極用半
導体層を形成するとともに、上記フイールド絶
縁膜上に配線用導体層を形成する工程、 (c) 上記導体層に対して異なるエツチング速度で
エツチングされる第2の絶縁膜で、少なくとも
上記コンタクト領域に形成された導体層の一部
が露出するように、上記半導体基板主表面を覆
う工程、 (d) 上記第2の絶縁膜から露出された上記コンタ
クト領域の導体層およびその下側のゲート用絶
縁膜をエツチング除去することによつて、半導
体基板表面を露出させる工程、 (e) コンタクト領域において露出した上記半導体
基板表面に基板コンタクト用電極を接続する工
程。
と、基板コンタクト用電極が形成されるべきコ
ンタクト領域とを除く半導体基板主表面に、フ
イールド絶縁膜を形成する工程、 (b) 上記半導体基板主表面のアクテイブ領域およ
びコンタクト領域においてフイールド絶縁膜よ
り薄いゲート用絶縁膜を介してゲート電極用半
導体層を形成するとともに、上記フイールド絶
縁膜上に配線用導体層を形成する工程、 (c) 上記導体層に対して異なるエツチング速度で
エツチングされる第2の絶縁膜で、少なくとも
上記コンタクト領域に形成された導体層の一部
が露出するように、上記半導体基板主表面を覆
う工程、 (d) 上記第2の絶縁膜から露出された上記コンタ
クト領域の導体層およびその下側のゲート用絶
縁膜をエツチング除去することによつて、半導
体基板表面を露出させる工程、 (e) コンタクト領域において露出した上記半導体
基板表面に基板コンタクト用電極を接続する工
程。
以下実施例にそつて本発明を具体的に説明す
る。
る。
第2図a〜第2図gは本発明をnチヤネル
MOSICに適用した場合の実施例を製造工程で示
したものである。
MOSICに適用した場合の実施例を製造工程で示
したものである。
(a) p型シリコン半導体基板(ウエハ)11を用
意し表面酸化によりフイールド酸化シリコン
(SiO2)膜12を約1.0〜1.4μの厚さに形成した
後、選択的に形成したホトレジスト膜(図示せ
ず)をマスクとしてエツチング処理を行ない、
基板コンタクト領域とアクテイブ領域とす
るべき部分の半導体基板を露出する(第2図a
参照)。
意し表面酸化によりフイールド酸化シリコン
(SiO2)膜12を約1.0〜1.4μの厚さに形成した
後、選択的に形成したホトレジスト膜(図示せ
ず)をマスクとしてエツチング処理を行ない、
基板コンタクト領域とアクテイブ領域とす
るべき部分の半導体基板を露出する(第2図a
参照)。
(b) 次に熱酸化によるゲート酸化膜13を約1250
Åの厚さに形成し、その上にポリ(多結晶)シ
リコン層14を約0.30〜0.60μの厚さに形成す
る(第2図b参照)。
Åの厚さに形成し、その上にポリ(多結晶)シ
リコン層14を約0.30〜0.60μの厚さに形成す
る(第2図b参照)。
(c) 上記ポリシリコン層14をフツ酸、硝酸、氷
酢酸から成る混合エツチング液により選択的に
除去してゲート電極用ポリシリコン層14a、
配線用ポリシリコン層14b,14c及び基板
コンタクト領域の接合保護用ポリシリコン層1
4dを残す。上記ポリシリコン層14a,14
dをマスクとしてゲート酸化膜をセルフアライ
ン・エツチングし基板の一部を露出する(第2
図c参照)。
酢酸から成る混合エツチング液により選択的に
除去してゲート電極用ポリシリコン層14a、
配線用ポリシリコン層14b,14c及び基板
コンタクト領域の接合保護用ポリシリコン層1
4dを残す。上記ポリシリコン層14a,14
dをマスクとしてゲート酸化膜をセルフアライ
ン・エツチングし基板の一部を露出する(第2
図c参照)。
(d) 露出した基板及びポリシリコン層にリン拡散
を行なつて、ソース、ドレイン、ゲート、ポリ
シリコン配線層を形成する。その後、全面にリ
ン不純物濃度が3.5モル%以上のリンシリケー
トガラス層15を9000Å程度CVD(chemical
Vapor Deposition)法により形成する。つい
で、1000℃又はそれ以上の加熱処理温度をもつ
て数分〜数十分高温処理を行なつて上記シリケ
ートガラス層のデンシフアイを行なう(第2図
d参照)。
を行なつて、ソース、ドレイン、ゲート、ポリ
シリコン配線層を形成する。その後、全面にリ
ン不純物濃度が3.5モル%以上のリンシリケー
トガラス層15を9000Å程度CVD(chemical
Vapor Deposition)法により形成する。つい
で、1000℃又はそれ以上の加熱処理温度をもつ
て数分〜数十分高温処理を行なつて上記シリケ
ートガラス層のデンシフアイを行なう(第2図
d参照)。
(e) コンタクト用ホトレジスト17を選択的に形
成し、このホトレジスト17をマスクとしてア
クテイブ領域のソース、ドレイン領域、コンタ
クト部18a,18b及びフイールド部のポリ
シリコン配線のコンタクト部上のリンシリケー
トガラス(PSG)膜をフツ酸およびフツ化アン
モンから成る混合エツチング液により選択的に
除去する(第2図e参照)。
成し、このホトレジスト17をマスクとしてア
クテイブ領域のソース、ドレイン領域、コンタ
クト部18a,18b及びフイールド部のポリ
シリコン配線のコンタクト部上のリンシリケー
トガラス(PSG)膜をフツ酸およびフツ化アン
モンから成る混合エツチング液により選択的に
除去する(第2図e参照)。
(f) 前記コンタクト用ホトレジスト17をいつた
ん除去し、新らたな基板コンタクト用ホトレジ
スト19を選択的に形成する。このホトレジス
ト19をマスクとして基板コンタクト領域に
おけるポリシリコン層14dをフツ酸、硝酸、
氷酢酸から成る混合エツチング液で選択的に除
去する。さらに、上記ポリシリコン層14d下
のゲート絶縁膜13をフツ酸およびフツ化アン
モンから成る混合エツチング液で選択的に除去
し、基板コンタクト部を露出させる。ポリシリ
コン層14dのエツチング処理の際、ホトレジ
スト19のピンホール22が存在していてもポ
リシリコンのエツチング液ではPSG膜はエツチ
されない。ポリシリコン層下の薄いゲート酸化
膜のエツチングの際に若干薄いゲート酸化膜の
厚さぶんだけエツチされるだけである(第2図
f参照)。
ん除去し、新らたな基板コンタクト用ホトレジ
スト19を選択的に形成する。このホトレジス
ト19をマスクとして基板コンタクト領域に
おけるポリシリコン層14dをフツ酸、硝酸、
氷酢酸から成る混合エツチング液で選択的に除
去する。さらに、上記ポリシリコン層14d下
のゲート絶縁膜13をフツ酸およびフツ化アン
モンから成る混合エツチング液で選択的に除去
し、基板コンタクト部を露出させる。ポリシリ
コン層14dのエツチング処理の際、ホトレジ
スト19のピンホール22が存在していてもポ
リシリコンのエツチング液ではPSG膜はエツチ
されない。ポリシリコン層下の薄いゲート酸化
膜のエツチングの際に若干薄いゲート酸化膜の
厚さぶんだけエツチされるだけである(第2図
f参照)。
(g) この後、ホトレジスト19を取り除いてアル
ミニウム21を蒸着し、配線パターンホトマス
クによるホトレジスト処理を行なつて、アクテ
イブ領域のソース、ドレイン、ゲート用ポリシ
リコン層及びフイールド部上の配線用ポリシリ
コンにそれぞれオーミツク接続するアルミニウ
ム電極S,D,G,Lを形成すると同時に基板
コンタクト部に接続する配線G2を形成する
(第2図g参照)。
ミニウム21を蒸着し、配線パターンホトマス
クによるホトレジスト処理を行なつて、アクテ
イブ領域のソース、ドレイン、ゲート用ポリシ
リコン層及びフイールド部上の配線用ポリシリ
コンにそれぞれオーミツク接続するアルミニウ
ム電極S,D,G,Lを形成すると同時に基板
コンタクト部に接続する配線G2を形成する
(第2図g参照)。
このようにして製造されたMISFETを含むIC
において、基板コンタクト部20周辺のリン拡散
層18c,18dはPSGでpn接合部が覆われた
状態となり電極形成工程などの汚染侵入の機会に
対して防御し得る構造となつている。
において、基板コンタクト部20周辺のリン拡散
層18c,18dはPSGでpn接合部が覆われた
状態となり電極形成工程などの汚染侵入の機会に
対して防御し得る構造となつている。
以上実施例1で述べた構成によれば下記の理由
で本発明の目的が達成できる。
で本発明の目的が達成できる。
(1) 基板コンタクト部は、MOSFETを形成すべ
くゲート領域と同様に処理されることにより、
工程(f)の基板コンタクトエツチングの際にポリ
シリコン層と薄いゲート酸化膜をエツチングす
るだけでよく、ポリシリコン、PSG、シリコン
酸化膜の選択エツチング性を利用し、従来のよ
うに厚いフイールド酸化膜をエツチングするた
めの長時間のエツチングは不要となり、エツチ
ング時間を1/10程度に短縮できる。したがつ
て、基板コンタクト用ホトエツチングマスクは
十分に耐えることができ、強力エツチングによ
るピンホール等も生じることは少なく、接着強
度劣化による寸法精度不良等を防止できる。
くゲート領域と同様に処理されることにより、
工程(f)の基板コンタクトエツチングの際にポリ
シリコン層と薄いゲート酸化膜をエツチングす
るだけでよく、ポリシリコン、PSG、シリコン
酸化膜の選択エツチング性を利用し、従来のよ
うに厚いフイールド酸化膜をエツチングするた
めの長時間のエツチングは不要となり、エツチ
ング時間を1/10程度に短縮できる。したがつ
て、基板コンタクト用ホトエツチングマスクは
十分に耐えることができ、強力エツチングによ
るピンホール等も生じることは少なく、接着強
度劣化による寸法精度不良等を防止できる。
(2) 基板コンタクト部の周辺はリン不純物を含ん
だシリケートガラス層により覆われているた
め、リン不純物を含まないフイールド酸化膜内
に外部からのナトリウムイオン等の侵入を防御
し得る構造を有する。
だシリケートガラス層により覆われているた
め、リン不純物を含まないフイールド酸化膜内
に外部からのナトリウムイオン等の侵入を防御
し得る構造を有する。
(3) 基板コンタクト領域はアクテイブ領域の
形成と平行して処理されるから、通常のプロセ
スに対して基板コンタクトホトエツチング工程
を加えるのみで特に工程数が増大することなく
基体バイアス用電極を基板の表面に設けること
ができる。
形成と平行して処理されるから、通常のプロセ
スに対して基板コンタクトホトエツチング工程
を加えるのみで特に工程数が増大することなく
基体バイアス用電極を基板の表面に設けること
ができる。
したがつて本発明にかかるMISICはテープキヤ
リア方式による実装を行なつても基体は電位的に
浮いた状態にならず接地または所定のバイアスを
印加することができ動作マージンが劣化すること
はない。それに伴ない高性能でかつ高信頼度の
MISICがテープキヤリア方式による実装をもつて
極めて低コストに得られる。
リア方式による実装を行なつても基体は電位的に
浮いた状態にならず接地または所定のバイアスを
印加することができ動作マージンが劣化すること
はない。それに伴ない高性能でかつ高信頼度の
MISICがテープキヤリア方式による実装をもつて
極めて低コストに得られる。
本発明は前記実施例に限定されず、それ以外に
種々の実施形態を有するものである。
種々の実施形態を有するものである。
(1) 前記実施例の工程(a)、(b)でフイールド酸化膜
12を形成した後、第3図bに示すように基板
コンタクト領域表面にゲート酸化膜13を形
成してその一部をホトエツチングにより除去し
ておく。この後、第3図bに示すように基板と
直接にコンタクトするポリシリコン層14を形
成する。これにより、基板コンタクトを露出さ
せる工程(f)においてコンタクト穴20と14d
とのマスク合わせがズレを生じて20の加工の
際、ポリシリコンをエツチングする場合にズレ
によつて露出する基板拡散層18cの一部がえ
ぐられるという事故を防止することができる。
12を形成した後、第3図bに示すように基板
コンタクト領域表面にゲート酸化膜13を形
成してその一部をホトエツチングにより除去し
ておく。この後、第3図bに示すように基板と
直接にコンタクトするポリシリコン層14を形
成する。これにより、基板コンタクトを露出さ
せる工程(f)においてコンタクト穴20と14d
とのマスク合わせがズレを生じて20の加工の
際、ポリシリコンをエツチングする場合にズレ
によつて露出する基板拡散層18cの一部がえ
ぐられるという事故を防止することができる。
(2) 前記実施例の工程(e)でコンタクトホトエツチ
ングの後、コンタクト用ホトレジスト17を除
去することなく、第4図に示すようにその上に
基板コンタクト用ホトレジスト19を塗布して
ホトエツチングを行う。この方法によればレジ
ストが二重になるためピンホール防止に有効で
ある。ただし、グラスフロー工程をコンタクト
ホトエツチングの後で行なう素子についてはこ
の方法を用いることはできない。
ングの後、コンタクト用ホトレジスト17を除
去することなく、第4図に示すようにその上に
基板コンタクト用ホトレジスト19を塗布して
ホトエツチングを行う。この方法によればレジ
ストが二重になるためピンホール防止に有効で
ある。ただし、グラスフロー工程をコンタクト
ホトエツチングの後で行なう素子についてはこ
の方法を用いることはできない。
(3) 前記実施例でコンタクトホトエツチングを行
う工程(e)で、第5図aに示すようにコンタクト
用ホトレジスト17を前記実施例の工程(f)で用
いた基板コンタクト用ホトレジスト19の大き
さに替えて、PSG膜15、ポリシリコン層14
をエツチングし、その後でゲート酸化膜13を
セルフアラインによりエツチングして基板コン
タクト部を露出させる。この後、第5図bのよ
うにアルミニウム電極21を形成する。この方
法によれば不純物を含まない酸化膜の露出部分
を小さくできる。
う工程(e)で、第5図aに示すようにコンタクト
用ホトレジスト17を前記実施例の工程(f)で用
いた基板コンタクト用ホトレジスト19の大き
さに替えて、PSG膜15、ポリシリコン層14
をエツチングし、その後でゲート酸化膜13を
セルフアラインによりエツチングして基板コン
タクト部を露出させる。この後、第5図bのよ
うにアルミニウム電極21を形成する。この方
法によれば不純物を含まない酸化膜の露出部分
を小さくできる。
(4) 前記実施例の基板コンタクトホトエツチング
を行なう工程(f)で第6図に示すようにポリシリ
コン層14とその外側のリン拡散層に及ぶ部分
を除去してもよい。
を行なう工程(f)で第6図に示すようにポリシリ
コン層14とその外側のリン拡散層に及ぶ部分
を除去してもよい。
(5) ゲート酸化膜をホトエツチングする場合、ポ
リシリコン層をフイールド酸化膜エツチングパ
ターンの外側にとることも可能である。
リシリコン層をフイールド酸化膜エツチングパ
ターンの外側にとることも可能である。
この発明の適用できる範囲は下記の通りであ
る。
る。
(1) 実施例ではp型半導体基板を用いたnチヤネ
ルMISICにより説明したが、pチヤネルMISIC
にも適用できる。
ルMISICにより説明したが、pチヤネルMISIC
にも適用できる。
(2) プロセスはプラナー技術でもLOCOS技術で
も同様に適用できる。
も同様に適用できる。
(3) MISFETのゲート部としてポリシリコンゲ
ートでなくモリブデンゲートであつてもよい。
ートでなくモリブデンゲートであつてもよい。
(4) ポリシリコン用ホトレジスト、コンタクト用
ホトレジストあるいは基板コンタクト用ホトレ
ジストの窓開寸法及び形状は限定されない。
ホトレジストあるいは基板コンタクト用ホトレ
ジストの窓開寸法及び形状は限定されない。
(5) セルフアライン技術によりゲートを形成する
MOSIC、MISICのすべてに適用できる。
MOSIC、MISICのすべてに適用できる。
第1図a,b,c,dは従来方法の一例のプロ
セスを示すデバイス断面図である。第2図a,
b,c,d,e,f,gは本発明方法の一実施例
プロセスを示すデバイスの断面図、第3図a,
b、第4図、第5図a,b及び第6図は本発明の
他の実施例の一部プロセスをそれぞれ示すデバイ
スの断面図である。 1……p型半導体基板、2……フイールド酸化
膜、3……ポリシリコン層、4……PSG膜、5…
…n+拡散層、6……コンタクト用ホトレジス
ト、7……基板コンタクト用ホトレジスト、8…
…アルミニウム電極、9,22……ピンホール、
……基板コンタクト領域、……アクテイブ領
域、11……p型半導体基板、12……フイール
ド酸化膜、13……ゲート酸化膜、14……ポリ
シリコン層、15……PSG層、16……n+型リ
ン拡散層、17……コンタクトホトレジスト(マ
スク)、18a,18b……ソース・ドレイン領
域コンタクト部、18c,18d……リン拡散層
コンタクト部、19……基板コンタクトホトレジ
スト(マスク)、20……基板コンタクト部、2
1……アルミニウム電極、S……ソース電極、D
……ドレイン電極、G1……ゲート電極、L……
配線、G2……基板コンタクト電極。
セスを示すデバイス断面図である。第2図a,
b,c,d,e,f,gは本発明方法の一実施例
プロセスを示すデバイスの断面図、第3図a,
b、第4図、第5図a,b及び第6図は本発明の
他の実施例の一部プロセスをそれぞれ示すデバイ
スの断面図である。 1……p型半導体基板、2……フイールド酸化
膜、3……ポリシリコン層、4……PSG膜、5…
…n+拡散層、6……コンタクト用ホトレジス
ト、7……基板コンタクト用ホトレジスト、8…
…アルミニウム電極、9,22……ピンホール、
……基板コンタクト領域、……アクテイブ領
域、11……p型半導体基板、12……フイール
ド酸化膜、13……ゲート酸化膜、14……ポリ
シリコン層、15……PSG層、16……n+型リ
ン拡散層、17……コンタクトホトレジスト(マ
スク)、18a,18b……ソース・ドレイン領
域コンタクト部、18c,18d……リン拡散層
コンタクト部、19……基板コンタクトホトレジ
スト(マスク)、20……基板コンタクト部、2
1……アルミニウム電極、S……ソース電極、D
……ドレイン電極、G1……ゲート電極、L……
配線、G2……基板コンタクト電極。
Claims (1)
- 【特許請求の範囲】 1 次の工程よりなる半導体装置の製造法。 (a) MISFETが形成されるべきアクテイブ領域
と、基板コンタクト用電極が形成されるべきコ
ンタクト領域とを除く半導体基板主表面に、フ
イールド絶縁膜を形成する工程、 (b) 上記半導体基板主表面のアクテイブ領域およ
びコンタクト領域においてフイールド絶縁膜よ
り薄いゲート用絶縁膜を介してゲート電極用導
体層を形成するとともに、上記フイールド絶縁
膜上に配線用導体層を形成する工程、 (c) 上記導体層に対して異なるエツチング速度で
エツチングされる第2の絶縁膜で、少なくとも
上記コンタクト領域に形成された導体層の一部
が露出するように、上記半導体基板主表面を覆
う工程、 (d) 上記第2の絶縁膜から露出された上記コンタ
クト領域の導体層およびその下側のゲート用絶
縁膜をエツチング除去することによつて、半導
体基板表面を露出させる工程、 (e) コンタクト領域において露出した上記半導体
基板表面に基板コンタクト用電極を接続する工
程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP593977A JPS5391662A (en) | 1977-01-24 | 1977-01-24 | Manufacture for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP593977A JPS5391662A (en) | 1977-01-24 | 1977-01-24 | Manufacture for semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18498583A Division JPS59112619A (ja) | 1983-10-05 | 1983-10-05 | 半導体装置の製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5391662A JPS5391662A (en) | 1978-08-11 |
JPS6126214B2 true JPS6126214B2 (ja) | 1986-06-19 |
Family
ID=11624860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP593977A Granted JPS5391662A (en) | 1977-01-24 | 1977-01-24 | Manufacture for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5391662A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5599722A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Preparation of semiconductor device |
-
1977
- 1977-01-24 JP JP593977A patent/JPS5391662A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5391662A (en) | 1978-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3699646A (en) | Integrated circuit structure and method for making integrated circuit structure | |
US3475234A (en) | Method for making mis structures | |
US3576478A (en) | Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode | |
US4889829A (en) | Method for producing a semiconductor device having a silicon-on-insulator structure | |
JPS5946107B2 (ja) | Mis型半導体装置の製造法 | |
US3986896A (en) | Method of manufacturing semiconductor devices | |
US3891190A (en) | Integrated circuit structure and method for making integrated circuit structure | |
JPS6126214B2 (ja) | ||
JPH0370178A (ja) | 半導体装置 | |
JPS61241932A (ja) | 半導体装置およびその製造方法 | |
JPS5912021B2 (ja) | 半導体装置の製造方法 | |
JPS605065B2 (ja) | Mis形半導体装置の製造方法 | |
US3922704A (en) | Metal oxide semiconductor integrated circuit of reduced size and a method for manufacturing same | |
US3874937A (en) | Method for manufacturing metal oxide semiconductor integrated circuit of reduced size | |
JP2817226B2 (ja) | 半導体装置の製造方法 | |
JPS6011473B2 (ja) | Mis型半導体装置 | |
JPS61241966A (ja) | 半導体装置およびその製造方法 | |
JPS6341224B2 (ja) | ||
JPS59112619A (ja) | 半導体装置の製造法 | |
JPS6148778B2 (ja) | ||
KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
JP3134395B2 (ja) | 半導体装置の製造方法 | |
JPS6146964B2 (ja) | ||
JPS5980971A (ja) | Mis半導体装置の製法 | |
JPS58216439A (ja) | 半導体装置 |