JPS6053061A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6053061A
JPS6053061A JP58160515A JP16051583A JPS6053061A JP S6053061 A JPS6053061 A JP S6053061A JP 58160515 A JP58160515 A JP 58160515A JP 16051583 A JP16051583 A JP 16051583A JP S6053061 A JPS6053061 A JP S6053061A
Authority
JP
Japan
Prior art keywords
gel
substance
semiconductor device
pellet
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58160515A
Other languages
English (en)
Inventor
Takayuki Okinaga
隆幸 沖永
Kanji Otsuka
寛治 大塚
Masatoshi Seki
関　正俊
Masayuki Shirai
優之 白井
Yasuyuki Yamazaki
康行 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58160515A priority Critical patent/JPS6053061A/ja
Publication of JPS6053061A publication Critical patent/JPS6053061A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、特に、ペレット、（ンよびワイヤ
をゲル状物質でコーティングする半導体装置に適用して
有効な技術に関する。
［背景技術〕 半導体装置におけるペレットはセラミック等のパッケー
ジまたは樹脂等の中に封止されるが、その耐湿性をより
向上させるためにペレットおよびワイヤをシリコンゲル
等のゲル状物質でコーティングすることが考えられる。
第１図はこのような半導体装置の１つの例を示すもので
ある。この例において、セラミック、樹脂等よりなるパ
ッケージのベースく基＃Ｆｊ、）１はその底面に対して
直角方向にリード２を形成したピングリッド型の構造で
あり、そのキャビティ内には、シリコン等のペレット３
が接着剤または金−シリコン共晶等で固着される。ペレ
ット３のボンディングパソドはワイヤ４によりベースｌ
」二の導電層と電気的に接続される。さらに、前記ペレ
ット３およびワイヤ４はシリコンゲル５でコーティング
される。また、キャップ６を接着剤７で−・−ス１上に
固着して封止するが、このキャップ６は、シリコンゲル
５の分解温度が低いので低温封止が必要であることによ
り、樹脂材料で作られている。
しかしながら、この構造の場合、半導体装置の実装時に
は横向きに実装されることがあるので、実装後の高温時
に半導体装置のキャンプ６の接着部からシリコンゲル５
が熔は出してしまい、耐湿性が低下したり、あるいはワ
イヤ断線の原因となってしまうことさえありうることが
本発明者により見い出された。
［発明の目的コ 本発明の目的は、ペレットにコーティングされたゲル状
物質がパンケージ外に流れ出ずことを防止し、高い信頼
性を確保することのできる半導体装置に関する技術を提
供することにある。
本発明の前記ならひにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ペレットにコーティングされたゲル状物質の
上を、該ゲル状物質よりも粘度の高い物質で覆うことに
より、ゲル状物質がパンケージ外に流れ出すことを防止
することができるものである。
［実施例１］ 第２図は本発明による半導体装置の一実施例を示す断面
図である。
この実施例における半導体装置は基本的には第１図に示
す例と類似しており、対応する部分には同一符号を付し
て重複説明を省略する。
本実施例では、ペレット３およびワイート４にコーティ
ングされたシリコンゲル５　（ゲル状物質）の上にゴム
系シリコーン８がボッティング等で供給され、該シリコ
ンゲル５を完全に覆っている。
ゴム系シリコーン８はシリコンゲル５よりも粘度の高い
材料であり、実装時にもパッケージ外にｌ容は出ずこと
はないものである。
したがって、本実施例においζは、シリコンゲル５がよ
り粘度の高いゴム系シリコーン８で完全に覆われている
ことにより、実装時に半導体装置が横向きあるいは逆さ
に実装されたとしても、シリコンゲル５がキャンプ６の
接着部からパッケージ外に流れ出すことは該ゴム系シリ
コーン８で防止される。
その結果、本実施例によれば、ペレット３およびワイヤ
４を全体的に完全に覆うシリコンゲル５による耐湿性が
確保され、しかもゴム系シリコーン８によって耐湿性は
より向上する。また、ｉｌｊ・を温度サイクル性もより
向上する。
［実施例２］ 第３図は本発明による半導体装置の実施例２を示す断面
図である。
本実施例では、ゴム系シリコーン８がベース■のキャビ
ティ全体に満たされており、キ、１．／プ〔ｊは接着剤
７で接着されている。
この場合にも、シリコンゲル５の流出はゴム系シリコー
ン８によって確実に防止されるので、キャップを使用し
なくても高い耐湿性を確保することができる。
［実施例３］ 第４図は本発明による半導体装置の大ｈＬ例３を示す断
面図である。
この実施例３では、ペレット３は半田ノ＼ンプ９により
フェイスダウンボンディングでベース１上に固着されて
いる。この場合、ペレット３の下側における半田ハンプ
９の周囲にはシリコンゲル５が満たされ、該シリコンゲ
ル５の周囲はゴム系シリコーン８で覆われている。
本発明はこのような型式の半導体装置にも有用である。
［実施例４］ 第５図は本発明による半導体装置の実施例４を示す断面
図である。
本実施例においては、ペレット３はタブリート１０によ
ってベース１に固着されている。この場合にも、ペレッ
ト３の下側におけるタブリート１０の周囲にシリコンゲ
ル５が満たされ、該シリコンゲル５はゴム系シリコーン
８によって覆われている。
本実施例の場合にも、シリコンゲル５がパッケージ外に
流出することはゴム系シリコーン８により防止され、パ
ッケージの耐湿性、信頼性は確実に向上する。
［効果］ （１）、ペレットにコーティングされたゲル状物質の上
を、該ゲル状物質よりも粘度のｉｌ’ｆｉい物％で覆っ
たことにより、ゲル状物質のパッケージ外への流出を確
実に防止できる。
（２）、前記（１）により、パッケージの耐湿性が確保
され、高い信頼性を得ることができる。
（３）、前記（１）により、耐温度サイクル性が向上し
、高信頼性を確保できる。
（４）、前記（１）により、ペレットの電気的接続部に
ワイヤを用いている場合、ワイヤの切断を防止すること
もできる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえばゲル状物質としては、シリンコルツ外にも、エ
ポキシ樹脂の如き、低温で硬化しにくい各種ゲル状材料
を用いることができる。
また、ゲル状物質を覆う物質としては、ゴム系シリコー
ンの他に、ゲル状物質の流出を防止できるものであれば
、たとえばポリイミド樹脂やエポキシ樹脂等を用いるこ
とができ、しかもボッティング以外にフィルム被覆方式
のよ・）な方式でゲル状物質を覆うこと等も可能である
。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるピングリット型パ、
ケージを有する半導体装置に適用した場合について説明
したが、それに限定されるものではなく、たとえば、デ
ュアルインライン型あるいはソングルインライン型等の
各種パッケージを有する半導体装置に広く適月トできろ
。
図面の？１Ｉｌｉｆｆｌな説明 第１図は考えられる半導体装置の一例を示す断面図、 第２図は本発明による半導体装置の実施例１を示す断面
図、 第３図は本発明の実施例２の断面図、 第４図は本発明の実施例３の断面図、 第５図は本発明の実施例４を示す断面図である。
１・・・パッケージのベース、２・・・リード、３・・
・ペレット、４・・・ワイヤ、５・・・シリンコゲル（
ゲル状物質）、６・・・キヤ・２プ、７・・・接着剤、
８・・・ゴム系シリコーン（ゲル状物質よりも粘度の高
い物質）、９・・・半田ハンプ、１０・・・ビームリー
ド。
２９３ 第　１１？ｌ 第　２　図 第　３　図 第　４　図 第　５　図 ゝ２

Claims (1)

  1. 【特許請求の範囲】 １、パッケージ基板上に取り付けられたペレ・ｙ　）に
    コーティングされたゲル状物質の上を、該ゲル状物質よ
    りも粘度の高い物質で覆ったことを特徴とする半導体装
    置。 ２、前記ゲル状物質が樹脂材料よりなることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。 ３、前記ゲル状物質がシリコンゲルよりなることを特徴
    とする特許請求の範囲第１項記載の半導体装置。 ４、前記ゲル状物質よりも粘度の高い物質がゴム系シリ
    コーンであることを特徴とする特許請求の範囲第１項記
    載の半導体装置。
JP58160515A 1983-09-02 1983-09-02 半導体装置 Pending JPS6053061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58160515A JPS6053061A (ja) 1983-09-02 1983-09-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58160515A JPS6053061A (ja) 1983-09-02 1983-09-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS6053061A true JPS6053061A (ja) 1985-03-26

Family

ID=15716618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58160515A Pending JPS6053061A (ja) 1983-09-02 1983-09-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS6053061A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214621A2 (en) * 1985-09-05 1987-03-18 Nec Corporation A package comprising a substrate and at least one electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214621A2 (en) * 1985-09-05 1987-03-18 Nec Corporation A package comprising a substrate and at least one electronic component

Similar Documents

Publication Publication Date Title
JP2004200683A (ja) マルチチップパッケージ
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JPH08148644A (ja) 樹脂封止型半導体装置
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
KR100324054B1 (ko) 세라믹코팅된반도체장치의플라스틱팩키지및팩키지제조방법
US6650005B2 (en) Micro BGA package
JPH04158556A (ja) 樹脂封止型半導体装置
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
JPH05160296A (ja) 半導体集積回路ベアチップの樹脂封止方法
JPS6053061A (ja) 半導体装置
KR970013144A (ko) 반도체장치 및 그 제조방법
JPS62150837A (ja) 半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JPS6224650A (ja) 半導体装置
JP2001185567A (ja) 半導体装置およびその製造方法
JPS6129162A (ja) 半導体装置
JPS5998540A (ja) 半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP4679991B2 (ja) 半導体装置
JPS6119154A (ja) 樹脂封止型半導体装置
JPS6354731A (ja) 半導体装置
JPS6053060A (ja) 半導体装置およびその製造方法
KR20090056561A (ko) 반도체 패키지
KR20010002704A (ko) 볼 그리드 어레이 패키지와 그 제조 방법
JPS61253840A (ja) 半導体装置