JPS61253840A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61253840A
JPS61253840A JP60095480A JP9548085A JPS61253840A JP S61253840 A JPS61253840 A JP S61253840A JP 60095480 A JP60095480 A JP 60095480A JP 9548085 A JP9548085 A JP 9548085A JP S61253840 A JPS61253840 A JP S61253840A
Authority
JP
Japan
Prior art keywords
pellet
package
semiconductor device
resin wall
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60095480A
Other languages
English (en)
Inventor
Iwao Kikuchi
菊地　磐
Akira Suzuki
明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60095480A priority Critical patent/JPS61253840A/ja
Publication of JPS61253840A publication Critical patent/JPS61253840A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体装置、特に樹脂封止型半導体装置のペ
レット封止に適用して存効な技術に関する。
［背景技術〕 樹脂封止型半導体装置の製造工程ではペレットを取付け
たリードフレームを上下に金型の間に載置し、たとえば
１６０℃程度に熱したエポキシ樹脂を金型に注入した後
に、金型を常温まで冷却して、樹脂を凝固させた後に金
型を外す作業が行われる。
このときペレットの表面側の樹脂肉厚と裏面側の樹脂肉
厚が異なるため、ペレットを境にした熱膨張の差からパ
ッケージに反りを生じる場合のあることが知られている
。
このパッケージの反りともない、リードピンチが狂い実
装が困難になる場合があるほか、パッケージ内部の応力
によるパッケージクランクを生じ、水分の侵入によるペ
レット腐食をきたす場合のあることも知られている。
そのため、ペレットの上下方向の樹脂肉厚を等しくする
ことを一つの目的として、いわゆるタフ下げが行われる
。
しかし、かかるタブ下げを行ったとしても、その後のイ
ンナーリードのメッキ処理及びペレット取付は工程等に
よってタブの所定下げ量が正確に維持できず、ペレット
の上下で樹脂の肉厚のバランスをとることが難しく、ま
た薄いリードを用いる半導体装置においてはリードフレ
ームの剛性を維持できない場合のあることが本発明者に
よって明らかにされた。
なお、樹脂封止型半導体装置の封止技術として詳しく述
べである例としては、株式会社工業調査会、１９８０年
１月１５日発行ｒＩＣ化実装技術」（日本マイクロエレ
クトロニクス協会Ｗ）　、Ｐ１４９〜Ｐ１５０がある。
［発明の目的］ 本発明の目的は樹脂封止型半導体装置のパンケージの反
りを防止することにある。
本発明の他の目的は信転性の高い樹脂封止型半導体装置
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ペレット裏面側のパッケージ表面に凹部を設
けた構造の樹脂封止型半導体装置とすることによって、
ペレット表面側の樹脂肉厚とペレット裏面側の樹脂肉厚
を略等しくすることができるため、熱膨張により樹脂肉
厚の差に伴うパッケージの反りの発生を防止することが
できる。
また、これにより正確なピンピッチを維持して半導体装
置の自動実装が容易になるとともに、パッケージクラブ
クの発生を防止して耐蝕性に優れた信転性の高い半導体
装置を提供することができる。
［実施例１］ 第１図は本発明の一実施例である樹脂封止型半導体装置
を示す断面図である。
本実施例１の半導体装置１は２方向にリード２を有する
いわゆるデュアルインラインパッケージ形状の樹脂封止
型半導体装置であり、第１図に示すように、たとえば４
２７０イもしくは銅（Ｃｕ）を含む、鉄系または銅系の
リード２の中央に形成されたタブ３の上にシリコン（Ｓ
ｉ）からなるペレット４がｉｆｆ（Ａｇ）ペースト５の
ような接合材によって取付けられており、いわゆるアイ
ランド部６を形成している。
また、前記タブ３の周囲のり−ド２すなわちインナーリ
ード２ａとペレット４の表面に形成されたアルミニウム
（ＡＩ）からなるポンディングパッド７とは金（Ａｕ）
　、ｗ４（Ｃｕ）もしくはアルミニウム（ＡＩ）からな
るワイヤ８で各々電気的に接続されている。
さらに、このアイランド部６、ワイヤ８およびインナー
リード２ａの部分はエポキシ樹脂を用いるトランスファ
モールド法により封止されており、パフケージ９を形成
している。
ここで、パッケージ９としての樹脂肉厚は、インナーリ
ード２ａを中心に上下方向ともに略等しい肉厚Ａ、　Ｂ
を有している。また、パッケージ９の表面の形状につい
ては、第１図に示すようにペレット４の表面側のパッケ
ージ表面９ａは全体にわたってフラットであるが、ペレ
ット４の裏面側すなわちタブ３側のパッケージ表面９ｂ
には凹部１０が設けられている。この凹部１０は対土用
の金型の一方の型の底部に予めこれに対応する凸部を設
けておくことにより、封止工程で容易に形成することが
できるものである。
なお、上記凹部１０は本実施例１では平面四角形状に形
成されており、ペレット４の形状と略同形のものである
。したがって、ペレット４が埋設されている部分すなわ
ちアイランド部６の樹脂肉厚はアイランド部６を中心に
して、ペレット４の表面側の樹脂肉厚Ｃとペレット４の
裏面側の樹脂肉厚りとが略等しくなっている。
このように、本実施例１によれば、パッケージ９の断面
幅方向において、何れの部分であってもイワナ−リード
２ａもしくはアイランド部６を中心にして上下方向の樹
脂肉厚が略等しいため、金型からパッケージ９を取り出
して冷却した際にもパンケージ９の反りを生じることは
ない。
このため、正確なビンピッチを維持した状態で半導体装
置１を供給することができ、またパッケージクランクの
発生を防止することができ、耐蝕性に優れた信頼性の高
い半導体装置１を提供することができる。
［実施例２］ 第２図は本発明の他の実施例である半導体装置を基板に
実装した状態を示す断面図である。
本実施例の半導体装置２１は実施例１で述べたものと同
様に、樹脂封止型半導体装置であるが、四方向にリード
２２を有するフラットパッケージ形状のものである。
本実施例では取付は基板２３にパッケージ９の凹部１０
に対応する凸部２４が設けられており、その周囲にメタ
ライズ等により電極端子２５が設けられており、該電極
端子２５とリード２２の先端とを半田２６で電気的に接
続することにより、半導体装置２１の実装を行うもので
ある。
実装に際しては、半導体装置２１のパンケージ９の凹部
１０を取付は基板２３の凸部２４に当接させる様にして
半田２６によるリフローを行う。
このように、本実施例２によれば、実装に際して位置決
めが容易であり、実装効率を高めることができる。
さらに、取付基板２３の凸部２４を介して放熱効果を高
めることもできる。
、　なお、半導体装置２１の構成部材等については実施
例１で述べた半導体装置ｌと同様である。
［効果］ （１）、ペレット裏面側のパッケージ表面に凹部を設け
た構造の樹脂封止型半導体装置とすることによって、ペ
レット表面側の樹脂肉厚とペレット表面側の樹脂肉厚を
略等しくすることができるため、熱膨張により樹脂肉厚
の差に伴うパッケージの反りの発生を防止することがで
きる。
（２）３前記（１）によりビンピッチが正確な半導体装
置を提供することができるため実装を効率良く行うこと
が出来る。
（３）、前記（１）により、パンケージクラックの発生
を防止することができるため、半導体装置の耐蝕性を向
上させることができる。
（４）、前記＋１１、＋ｉ＋および（３）により信頼性
の高い樹脂封止型半導体装置を提供することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではパッケージ形状についてはデュア
ルインラインパッケージ形状のものとフラットパッケー
ジ形状のものについてのみ説明したがこれに限らず、た
とえばプラスチックリーデツドチップキャリアパッケー
ジ等、樹脂封止型半導体装置として使用されるパッケー
ジ形状であれば如何なるものであっても良い。
また、半導体装置の各構成部材についても実施例に記載
した材質に限られないことは勿論である。
【図面の簡単な説明】
第１図は本発明の実施例１である半導体装置を示す断面
図、 第２図は本発明による実施例２の半導体装置を取付は基
板に実装した状態を示す断面図である。 １・・・半導体装置、２・・・リード、２ａ・・・イン
ナーリード、３・・・タブ、４・・・ペレット、５・・
・ペースト、６・・・アイランド部、７・・・パッド、
８・・・ワイヤ、９・・・パッケージ、９ａ、９ｂ・・
・パンケージ表面、ＩＯ・・・凹部、２１・・・半導体
装置、２２・・・リード、２３・・・取付基板、２４・
・・凸部、２５・・・電極、２６・・・半田。

Claims (1)

  1. 【特許請求の範囲】 １、リード部と実質的に同じ平面を持つようにされたタ
    ブ上にペレットが取付けられ、該ペレットの周囲が樹脂
    で封止されてパッケージを構成してなる半導体装置であ
    って、ペレット裏面側のパッケージ表面に凹部が設けら
    れてなることを特徴とする半導体装置。 ２、ペレットが取付けられているタブから凹部の底面ま
    での樹脂肉厚とペレット表面からパッケージ表面までの
    樹脂肉厚が略等しいことを特徴とする特許請求の範囲第
    １項記載の半導体装置。 ３、パッケージ形状がデュアルインラインパッケージ型
    であることを特徴とする特許請求の範囲第１項記載の半
    導体装置。 ４、パッケージ形状がフラットパッケージ型であること
    を特徴とする特許請求の範囲第１項記載の半導体装置。
JP60095480A 1985-05-07 1985-05-07 半導体装置 Pending JPS61253840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60095480A JPS61253840A (ja) 1985-05-07 1985-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60095480A JPS61253840A (ja) 1985-05-07 1985-05-07 半導体装置

Publications (1)

Publication Number Publication Date
JPS61253840A true JPS61253840A (ja) 1986-11-11

Family

ID=14138778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60095480A Pending JPS61253840A (ja) 1985-05-07 1985-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS61253840A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225345A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp Ｉｃデバイス
US5314842A (en) * 1988-09-30 1994-05-24 Kabushiki Kaisha Toshiba Resin-sealed type semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225345A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp Ｉｃデバイス
US5314842A (en) * 1988-09-30 1994-05-24 Kabushiki Kaisha Toshiba Resin-sealed type semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JPS60167454A (ja) 半導体装置
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US10049966B2 (en) Semiconductor device and corresponding method
JPH05235228A (ja) 電子部品の製造方法
JPS61253840A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
KR200179419Y1 (ko) 반도체패키지
KR100230751B1 (ko) 반도체 패키지의 제조방법
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR200159861Y1 (ko) 반도체 패키지
JPS62249461A (ja) 樹脂封止型半導体装置
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH07106485A (ja) 樹脂封止型ピングリッドアレイ
KR200316720Y1 (ko) 볼 그리드 어레이 패키지
JPH07142645A (ja) 半導体装置およびその製造方法
KR20000006787U (ko) 멀티 칩 패키지
KR20000013555U (ko) 볼 그리드 어레이 패키지
JPS6132558A (ja) 半導体装置
JPS63181357A (ja) 面装着型半導体プラスチツクパツケ−ジ
JPH077120A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
KR20010004611A (ko) 칩 사이즈 패키지
JPH09298262A (ja) 半導体装置およびその製造方法