JPS6035849A - クロツク切換制御方式 - Google Patents

クロツク切換制御方式

Info

Publication number
JPS6035849A
JPS6035849A JP58143760A JP14376083A JPS6035849A JP S6035849 A JPS6035849 A JP S6035849A JP 58143760 A JP58143760 A JP 58143760A JP 14376083 A JP14376083 A JP 14376083A JP S6035849 A JPS6035849 A JP S6035849A
Authority
JP
Japan
Prior art keywords
signal
clock
frame
circuit
frame signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58143760A
Other languages
English (en)
Inventor
Shigeo Amamiya
雨宮 成雄
Tetsuo Soejima
哲男 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58143760A priority Critical patent/JPS6035849A/ja
Publication of JPS6035849A publication Critical patent/JPS6035849A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ディジタル総合サービス網に於ける(1) 宅内装置に於いて、網終端装置にバスを介して接続され
た端末装置のクロック発生回路からのクロック信号と、
網終端装置から送出されたフレーム信号からタイミング
抽出及びフレーム同期をとることにより出力されるクロ
ック信号とを、データ送出制御を行う信号処理回路に切
換えて供給するクロック切換制御方式に関するものであ
る。
従来技術と問題点 ディジタル総合サービス網に於ける宅内装置は、例えば
第1図に示すように、網終端装置DSUにバス形式の線
R,Tを介して電話機、ファクシミリ装置、データ端末
装置等の任意数の端末装置TEI〜TEnが接続され、
網終端装置DSUと交換機等と加入者線■7を介して接
続される。なおEは線R,Tの終端回路である。加入者
線りと各端末装置TE1=TEnとを接続する網終端装
置DSUからIJIRにフレーム信号を送出することに
より、端末装置TEI〜TEnはタイミング抽出及びフ
レーム同期をとり、それによるクロック信号に基づいて
データを線Tに送出し、網終端装置(2) DSUは例えば時分割多重処理により加入者線りにその
データを送出する。
第2図は従来の端末装置の要部ブロック図であり、RV
はレシーバ、DRはドライバ、TFはタイミング抽出回
路、CLGはクロック発生回路、SPは信号処理回路、
C0NTはプロセッサ等を含む制御回路である。タイミ
ング抽出回路TFは、網終端装置DSUから送出された
フレーム信号からタイミング抽出及びフレーム同期をと
り、クロック発生回路CL Gからのクロック信号を、
抽出したタイミングに同期させて信号処理回路SPに供
給する。又制御回路C0NTはクロック発生回路CLG
からのクロック信号が供給され、そのクロック信号に基
づいてデータ処理を行い、送信するデータを信号処理回
路SPに送出する。信号処理回路SPはタイミング抽出
回路TFを介したクロック信号に同期させてデータをド
ライバDRを介して線Tに送出する。網終端装置DSU
は、線Tを介して受信したデータを時分割多重処理等に
より加入者線りに送出する。
(3) 前述のように、端末装置TE1〜TEnは、網終端装置
D S Uからのフレーム信号により、タイミング抽出
及びフレーム同期をとるものであるから、端末装置TE
I〜TEnが不動作状態でもフレーム信号を送出する必
要があった。即ち、網終端装置D S Uからフレーム
信号が送出されていない場合は、端末装置では、信号処
理回路spにタイミング抽出回路TFからクロック信号
が供給されないので、網終端装置I!?DsUに対して
発呼要求ができないものであった。
発明の目的 本発明は、網終端装置からフレーム信号が送出されてい
ない状態でも、クロック発生回路からのクロックを切換
えて信号処理回路に供給し、網終端装置を起動できるよ
うにすることを目的とするものである。
発明の構成 本発明は、網終端装置から送出されるフレーム信号の有
無を検出する検出手段と、クロック発生回路からのクロ
ック信号と前記フレーム信号から(4) タイミング抽出及びフレーム同期をとることにより出力
されるクロック信号とを切換える切換手段とを設け、前
記検出手段により前記フレーム信号が検出されるまで前
記クロック発生回路からのクロック信号をデータ送出制
御を行う信号処理回路に前記切換手段により切換えて供
給し、前記フレーム信号が検出されたとき前記タイミン
グ抽出及びフレーム同期をとることにより出力されるク
ロック信号を前記切換手段により切換えて供給すること
を特徴とするものであり、以下実施例について詳細に説
明する。
発明の実施例 第3図は、本発明の実施例の要部ブロック図であり、第
2図と同一符号は同一部分を示すものであって、MMV
はモノマルチバイブレータ、SELはセレクタである。
網終端装置DSUから送出されたフレーム信号は線Rを
介してレシーバRVにより受信され、タイミング抽出回
路TFとモノマルチバイブレークMMVとに加えられ、
モノマルチバイブレータMMVは、フレーム信号により
(5) ゛ トリガされ、フレーム信号が送出されている期間は出力
信号がセレクタSELに加えられる。このフレーム信号
は、例えば1”5 “0゛°の複数ビット構成の一定の
周期の信号と、その信号間のオール″1″の信号とから
なるもので、タイミング抽出回路TFでは、タイミング
抽出を行うと共に、一定周期の信号によりフレーム同期
をとるもので、そのタイミング情報によりクロック発生
回路CLGからのクロック信号の同期をとって信号処理
回路SPに供給するものである。
又セレクタSELは、モノマルチバイブレータMMVの
出力信号によって、タイミング抽出回路TFでタイミン
グをとったクロック信号を切換出力して信号処理回路S
Pに供給し、モノマルチバイブレータMMVの出力信号
がない場合、即ちフレーム信号が送出されていない場合
、クロック発生回路CLGからのクロック信号を切換出
力して信号処理回路SPに供給するものである。
従って、線Rに網終端装置DSUからのフレーム信号が
送出されている場合には、タイミング抽(6) 出回路TFを介したクロック信号が信号処理回路SPに
供給され、制御回路C0NTからのデータの送出が行わ
れ、又網終端装置DSUからフレーム信号が送出されて
いない場合には、クロック発生回路CLGからのクロッ
ク信号が信号処理回路spに供給されるので、網終端装
置DSUを起動する為の発呼信号を信号処理回路spか
ら送出することが可能となる。そして、起動された網終
端装置DSUからフレーム信号が送出されるので、端末
装置では、そのフレーム信号からタイミング抽出及びフ
レーム同期をとったクロック信号を信号処理回路spに
供給し、網終端装置DSUと同期をとってデータを送出
することができるものとなる。
フレーム信号を検出する為に、この実施例ではモノマル
チバイブレークMMVを設けているが、他の検出手段を
設けることも可能である。
発明の詳細 な説明したように、本発明は、網終端装置DSUから送
出されるフレーム信号の有無を検出す(7) るモノマルチパイプレークMMV等の検出手段と、クロ
ック発生回路CLGからのクロック信号と前記フレーム
信号からタイミング抽出及びフレーム同期をとることに
よりタイミング抽出回路TFを介して出力されるクロッ
ク信号とを切換えるセレクタSEL等の切換手段とを設
けて、モノマルチパイプレークMMV等の検出手段によ
り前記フレーム信号が検出されるまで前記クロック発生
回路CLGからのクロック信号をデータ送出制御を行う
信号処理回路SPにセレクタSEL等の切換手段により
切換え′ζ供給し、前記フレーム信号が検出されたとき
タイミング抽出回路TFを介して出力されるクロック信
号をセレクタSEL等の切換手段により切換えて供給す
るものであり、網終端装置T)SUからフレーム信号が
送出されていない状態でも、端末装置から発呼要求信号
の送出が可能となるものである。従って、各端末装置が
動作停止状態では、網終端装置DSUも動作停止状態と
しておくことが可能となり、無駄な電力消費がなくなる
利点がある。
(8)
【図面の簡単な説明】
第1図は宅内装置の要部ブロック図、第2図は従来の端
末装置の要部ブロック図、第3図は本発明の実施例の要
部ブロック図である。 DSUは網終端装置、TEI〜TEnは端末装置、RV
はレシーバ、DRはドライバ、TFはタイミング抽出回
路、CLGはクロック発生回路、C0NTは制御回路、
SELはセレクタ、spは信号処理回路、MMVはモノ
マルチバイブレーク、R,Tはバス形式の線である。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − (9)

Claims (1)

    【特許請求の範囲】
  1. 網終端装置とバス形式で接続された端末装置に於いて、
    前記網終端装置から送出されるフレーム信号の有無を検
    出する検出手段と、クロック発生回路からのクロック信
    号と前記フレーム信号からタイミング抽出及びフレーム
    同期をとることにより出力されるクロック信号とを切換
    える切換手段とを設け、前記検出手段により前記フレー
    ム信号が検出されるまで前記クロック発生回路からのク
    ロック信号をデータ送出制御を行う信号処理回路に前記
    切換手段により切換えて供給し、前記フレーム信号が検
    出されたとき前記タイミング抽出及びフレーム同期をと
    ることにより出力されるクロック信号を前記切換手段に
    より切換えて供給することを特徴とするクロック切換制
    御方式。
JP58143760A 1983-08-08 1983-08-08 クロツク切換制御方式 Pending JPS6035849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143760A JPS6035849A (ja) 1983-08-08 1983-08-08 クロツク切換制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143760A JPS6035849A (ja) 1983-08-08 1983-08-08 クロツク切換制御方式

Publications (1)

Publication Number Publication Date
JPS6035849A true JPS6035849A (ja) 1985-02-23

Family

ID=15346381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143760A Pending JPS6035849A (ja) 1983-08-08 1983-08-08 クロツク切換制御方式

Country Status (1)

Country Link
JP (1) JPS6035849A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203746A (ja) * 1985-03-07 1986-09-09 Fujitsu Ltd 宅内伝送系同期方式
JPS6292549A (ja) * 1985-10-18 1987-04-28 Hitachi Ltd 端末クロック生成回路を有するループ通信システム
JPS63146611A (ja) * 1986-09-24 1988-06-18 テキサス インスツルメンツ インコーポレイテッド 読返しラッチ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203746A (ja) * 1985-03-07 1986-09-09 Fujitsu Ltd 宅内伝送系同期方式
JPS6292549A (ja) * 1985-10-18 1987-04-28 Hitachi Ltd 端末クロック生成回路を有するループ通信システム
JPS63146611A (ja) * 1986-09-24 1988-06-18 テキサス インスツルメンツ インコーポレイテッド 読返しラッチ回路

Similar Documents

Publication Publication Date Title
JPH077935B2 (ja) 時分割多重分離装置
JPS6035849A (ja) クロツク切換制御方式
JPH0286391A (ja) Isdnローカル通信方式
JPS61280145A (ja) デ−タ交換接続方式
JPH10233761A (ja) 光伝送方式
JP3338613B2 (ja) 回線端末装置
JP2001186099A (ja) 同期式データ伝送方式及び装置
JPH0758779A (ja) データ伝送システム
JP3330675B2 (ja) 通信装置及び音声・画像通信装置
JPH05167555A (ja) 時分割多重化装置
JP2630117B2 (ja) Isdnインタフェース回路
JPH04134963A (ja) ファクシミリ信号伝送装置
JP2891985B1 (ja) 発呼者番号受信パッケージの試験方法
JPH01309430A (ja) データ時分割多重化回路
JPH0637753A (ja) 通信装置
JP2001007804A (ja) 通信端末および通信端末どうしの通信方法
JPH0323750A (ja) 障害検出方式
JPH02100442A (ja) 高能率ディジタル多重化伝送装置
JPH0654052A (ja) Isdn回線起動方式
JPS61295731A (ja) デイジタル中継線多重制御方式
JPH07135498A (ja) ディジタルデータ通信システム
JPS596649A (ja) デ−タ中継装置
KR920014297A (ko) 전자교환기의 신호단말 그룹 버스 삼중화 신호 감시회로
JPH04129436A (ja) 時分割多重化装置
JPH0983610A (ja) 回線インタフェース変換器