JP2630117B2 - Ｉｓｄｎインタフェース回路 - Google Patents
Ｉｓｄｎインタフェース回路Info
- Publication number
- JP2630117B2 JP2630117B2 JP3159367A JP15936791A JP2630117B2 JP 2630117 B2 JP2630117 B2 JP 2630117B2 JP 3159367 A JP3159367 A JP 3159367A JP 15936791 A JP15936791 A JP 15936791A JP 2630117 B2 JP2630117 B2 JP 2630117B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- line setting
- frame
- tdma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Radio Relay Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮインタフェース
回路に関し、特にＩＳＤＮ端末とＴＤＭＡ衛星通信装置
との間のリアルタイムな信号授受を実現するＩＳＤＮイ
ンタフェース回路に関する。
回路に関し、特にＩＳＤＮ端末とＴＤＭＡ衛星通信装置
との間のリアルタイムな信号授受を実現するＩＳＤＮイ
ンタフェース回路に関する。
【０００２】
【従来の技術】従来のＴＤＭＡ衛星通信装置の地上系イ
ンタフェース回路周辺は図３のような構成をとってい
た。ある種の地上系のデータの入力信号２０１，２０
３、データ出力信号２０２，２０４がＴＤＭＡ装置の地
上系インタフェース回路２１，２２とインタフェースさ
れる。ある種の地上系のデータとは、例えば加入者のデ
ータが多重された中継系１．５ＭＢＰＳ伝送路や地上系
のＭ２０多重変換装置とインタフェースする８ＭＢＰＳ
伝送路等である。入力された地上系データ２０１，２０
３は、地上系インタフェース回路２１，地上系インタフ
ェース回路２２によりデータの位相合わせ、フレーム同
期等の適当な処理が施され、地上系の制御信号２０５，
２０６が記憶回路２３に送出される。記憶回路２３で
は、制御信号２０５，２０６を適当なメモリにアドレス
に書き込み回線設定解読回路２４中にあるＣＰＵが適当
なタイミングでそのデータをＣＰＵバス２０７を介して
読み込む。回線設定解読回路２４では、基準局のＴＤＭ
Ａ制御部（図示せず）から衛星回線で送られて来た回線
設定指示情報２０８をＣＰＵに取り込み、地上系から制
御信号２０５，２０６を解読して、自局の回線設定情報
２０９を作成してＴＤＭＡ制御部へ送出する。
ンタフェース回路周辺は図３のような構成をとってい
た。ある種の地上系のデータの入力信号２０１，２０
３、データ出力信号２０２，２０４がＴＤＭＡ装置の地
上系インタフェース回路２１，２２とインタフェースさ
れる。ある種の地上系のデータとは、例えば加入者のデ
ータが多重された中継系１．５ＭＢＰＳ伝送路や地上系
のＭ２０多重変換装置とインタフェースする８ＭＢＰＳ
伝送路等である。入力された地上系データ２０１，２０
３は、地上系インタフェース回路２１，地上系インタフ
ェース回路２２によりデータの位相合わせ、フレーム同
期等の適当な処理が施され、地上系の制御信号２０５，
２０６が記憶回路２３に送出される。記憶回路２３で
は、制御信号２０５，２０６を適当なメモリにアドレス
に書き込み回線設定解読回路２４中にあるＣＰＵが適当
なタイミングでそのデータをＣＰＵバス２０７を介して
読み込む。回線設定解読回路２４では、基準局のＴＤＭ
Ａ制御部（図示せず）から衛星回線で送られて来た回線
設定指示情報２０８をＣＰＵに取り込み、地上系から制
御信号２０５，２０６を解読して、自局の回線設定情報
２０９を作成してＴＤＭＡ制御部へ送出する。
【０００３】以上のような従来回路では、地上系のイン
タフェース回路が３から４ポートならば記憶回路２３に
書き込むデータ量もそう多くは無いが５ポート以上、１
０ポート位ともなるとデータ量も飛躍的に増大し、メモ
リの容量も増大してハドーウェア規模も増大して来る。
この１ポートというのは１地上系インタフェース回路の
事をいう。また従来のＴＤＭＡ衛星通信システムでは、
ＩＳＤＮ網内の加入者（端末等）を収容することが無か
ったので、回線設定解読回路２４とＴＤＭＡ制御部３地
上系インタフェース回路間での制御信号の転送にリアル
タイム性を必要としなかった。
タフェース回路が３から４ポートならば記憶回路２３に
書き込むデータ量もそう多くは無いが５ポート以上、１
０ポート位ともなるとデータ量も飛躍的に増大し、メモ
リの容量も増大してハドーウェア規模も増大して来る。
この１ポートというのは１地上系インタフェース回路の
事をいう。また従来のＴＤＭＡ衛星通信システムでは、
ＩＳＤＮ網内の加入者（端末等）を収容することが無か
ったので、回線設定解読回路２４とＴＤＭＡ制御部３地
上系インタフェース回路間での制御信号の転送にリアル
タイム性を必要としなかった。
【０００４】
【発明が解決しようとする課題】上述した従来の回路構
成では、装置に実装する端末インタフェースポートの数
が増大して来るとメモリの容量も増大しハードウェア規
模も増大してくるというう欠点がある。またメモリに一
旦データを書き込んで外部ＣＰＵの指示によりデータを
読み出すという構成なので、加入者メーシステムで必要
な制御信号に対する応答リアルタイム性を欠くという欠
点がある。
成では、装置に実装する端末インタフェースポートの数
が増大して来るとメモリの容量も増大しハードウェア規
模も増大してくるというう欠点がある。またメモリに一
旦データを書き込んで外部ＣＰＵの指示によりデータを
読み出すという構成なので、加入者メーシステムで必要
な制御信号に対する応答リアルタイム性を欠くという欠
点がある。
【０００５】
【課題を解決するための手段】本発明のＩＳＤＮインタ
フェース回路はＩＳＤＮ用端末とＴＤＭＡ衛星通信装置
の制御部とのインタフェースを有するＮ（Ｎは整数）個
端末インタフェース回路と、ＴＤＭＡ衛星通信システム
の基準局から衛星通信で送られてくる回線設定指示情報
を入力し、自局のＴＤＭＡ衛星通信装置制御部へ回線設
定情報を送出する回線設定解読回路と、この回線設定解
読回路より入力される自端末に相当する端末制御信号に
対応するＮ個の端末インタフェース回路の応答信号を時
間多重して前記回線設定解読回路に送出する時間基準信
号を作成するフレーム生成回路と、このフレーム生成回
路で作成されるフレーム内のどの位置に多重するかを指
示するタイミング指示回路と、Ｎ個の端末インタフェー
ス回路から出力されるデータを多重してＴＤＭＡ制御部
へ送出するとともにＴＤＭＡ制御部から入力されるデー
タを分離して端末インタフェース回路へそれぞれ出力す
る多重分離回路とを有する。
フェース回路はＩＳＤＮ用端末とＴＤＭＡ衛星通信装置
の制御部とのインタフェースを有するＮ（Ｎは整数）個
端末インタフェース回路と、ＴＤＭＡ衛星通信システム
の基準局から衛星通信で送られてくる回線設定指示情報
を入力し、自局のＴＤＭＡ衛星通信装置制御部へ回線設
定情報を送出する回線設定解読回路と、この回線設定解
読回路より入力される自端末に相当する端末制御信号に
対応するＮ個の端末インタフェース回路の応答信号を時
間多重して前記回線設定解読回路に送出する時間基準信
号を作成するフレーム生成回路と、このフレーム生成回
路で作成されるフレーム内のどの位置に多重するかを指
示するタイミング指示回路と、Ｎ個の端末インタフェー
ス回路から出力されるデータを多重してＴＤＭＡ制御部
へ送出するとともにＴＤＭＡ制御部から入力されるデー
タを分離して端末インタフェース回路へそれぞれ出力す
る多重分離回路とを有する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例をブロック図である。図１
において、ＴＤＭＡ装置に到来する端末信号１０３，１
０５，１０７は端末インタフェース回路１３，１４，１
５に入力される。これらの端末信号のデータは適当な処
理（レベル変換、ケーブル遅延等化、フレーム同期等）
が施され送信データ１１５，１１７，１１９として多重
分離回路１７に送出される。多重分離回路１７では、端
末インタフェース回路１３〜１５のデータを多重してＴ
ＤＭＡ制御部へ多重データ１２３として出力する。一
方、ＴＤＭＡ制御部から入力される多重データ１２４
は、多重分離回路１７で端末インタフェース回路１３，
１４，１５用のデータに分離され受信データ１１６，１
１８，１２０として端末インタフェース回路１３，１
４，１５へ送出される。以上の説明はＩＳＤＮ端末等と
ＴＤＭＡ制御部とのデータ（Ｂ，Ｄチャンネル）の流れ
の記述であるが、データを端末と通信するためにはＩＳ
ＤＮで定義されているレイヤ１のリンクを確立する必要
がある。レイヤ１とは、物理インタフェースを意味して
いて、ここでは端末との電気インタフェースに限定す
る。ところでレイヤ１を確立するためには２種類の方法
がある。１つは端末が発呼する場合、もう１つは網側で
端末を起動する場合である。ここで網側（交換機）から
端末を起動する場合を想定する。
る。図１は本発明の一実施例をブロック図である。図１
において、ＴＤＭＡ装置に到来する端末信号１０３，１
０５，１０７は端末インタフェース回路１３，１４，１
５に入力される。これらの端末信号のデータは適当な処
理（レベル変換、ケーブル遅延等化、フレーム同期等）
が施され送信データ１１５，１１７，１１９として多重
分離回路１７に送出される。多重分離回路１７では、端
末インタフェース回路１３〜１５のデータを多重してＴ
ＤＭＡ制御部へ多重データ１２３として出力する。一
方、ＴＤＭＡ制御部から入力される多重データ１２４
は、多重分離回路１７で端末インタフェース回路１３，
１４，１５用のデータに分離され受信データ１１６，１
１８，１２０として端末インタフェース回路１３，１
４，１５へ送出される。以上の説明はＩＳＤＮ端末等と
ＴＤＭＡ制御部とのデータ（Ｂ，Ｄチャンネル）の流れ
の記述であるが、データを端末と通信するためにはＩＳ
ＤＮで定義されているレイヤ１のリンクを確立する必要
がある。レイヤ１とは、物理インタフェースを意味して
いて、ここでは端末との電気インタフェースに限定す
る。ところでレイヤ１を確立するためには２種類の方法
がある。１つは端末が発呼する場合、もう１つは網側で
端末を起動する場合である。ここで網側（交換機）から
端末を起動する場合を想定する。
【０００７】ＩＳＤＮ用交換機からある伝送路によっ
て、端末制御信号がＴＤＭＡシステム内の時間基準を作
成している基準局へ伝送される。基準局では、この制御
信号を衛星回線に他のデータと一緒に時間多重してＴＤ
ＭＡシステム内の従局へ送出する。各従局では、受信信
号から回線設定指示情報１２１を分離して回線設定解読
回路１６へ送出する。なお各端末に対する制御信号１１
４は、回線設定指示情報１２１の中に含まれている。ま
た端末に対する制御信号１１４とは、ＩＳＤＮ交換機か
ら送出される各端末の起動指示、起動停止、試験用折り
返し指示情報のことを意味する。
て、端末制御信号がＴＤＭＡシステム内の時間基準を作
成している基準局へ伝送される。基準局では、この制御
信号を衛星回線に他のデータと一緒に時間多重してＴＤ
ＭＡシステム内の従局へ送出する。各従局では、受信信
号から回線設定指示情報１２１を分離して回線設定解読
回路１６へ送出する。なお各端末に対する制御信号１１
４は、回線設定指示情報１２１の中に含まれている。ま
た端末に対する制御信号１１４とは、ＩＳＤＮ交換機か
ら送出される各端末の起動指示、起動停止、試験用折り
返し指示情報のことを意味する。
【０００８】さて、回線設定解読回路１６では、回線設
定指示情報１２１より自局向けの回線設定情報１２２を
分離して、ＴＤＭＡ制御部へ転送するとともに、自局で
取り扱う端末を回線設定指示情報１２１から判別して各
端末の制御信号１１４を各端末インタェース回路１３，
１４，１５へ送出する。端末インタフェース回路１３，
１４，１５では制御信号１１４を受信して、その制御を
実行するとともに、制御信号１１４に対する応答信号１
１３を回線設定解読回路１６へ送り返す。さらに回線設
定解読回路１６では応答信号１１３を衛星回線上に送出
し、これを受信した衛星回線の基準局（図示せず）は、
交換機へ応答信号を返すことになる。ところで回線設定
解読回路１６では回線設定指示情報１２１を解読するた
めに通常ＣＰＵを用いて処理を行うの必須である。とこ
ろがＣＰＵバスで回線設定解読回路１６と端末インタフ
ェース回路１３，１４，１５とをインタフェースする場
合には、両回路間の通信手順を決める必要があるが処理
時間の制約上から簡単なハードウェアバスを用いた方が
望ましい。ここで処理時間を制約というのは、端末イン
タフェース回路１３，１４，１５内で交換機からの制御
信号に対する応答信号をリアルタイムで返送する制約を
意味しており、交換機で制御信号を送出してから、応答
信号が返ってくるまでの時間が規定さている。しかし、
端末インタフェース回路の数量が増大するに従ってＣＰ
Ｕの処理時間が問題になってくるので、処理時間にリア
ルタイム性が必要な各種制御信号及び応答信号を回線設
定解読回路１６と端末インタフェース回路１３，１４，
１５との間で簡単に転送するために、ある時間基準を定
義してその時間内に制御信号、応答信号を多重するとい
う構成をとる。この構成としてフレーム生成回路１１及
びタイミング生成回路１２を用いている。フレーム生成
回路１１はＴＤＭＡ制御回路より衛星通信で使用される
フレームパルス１０１（例えば２０ｍｓｅｃ周期）を入
力し、このフレームパルスに同期した所望の時間基準内
のフレーム周期内タイミングを生成する。この場合の所
望のフレーム周期は図２に示すように、５ｍｓｅｃ周期
とし、フレーム周期内タイミングとは５ｍｓｅｃ周期内
のカウンタ出力信号１０９を意味する。カウンタ出力信
号１０９はタイミング指示回路１２に入力され、タイミ
ング指示回路１２では各端末インタフェース回路１３，
１４，１５へ与えるフレーム内エリア信号１１０，１１
１，１１２を作成する。このフレーム内エリア信号１１
０，１１１，１１２は各端末インタフェース回路１３，
１４，１５で検出された応答信号１１３を上述の５ｍｓ
ｅｃ周期内に多重するための位置指定情報である。すな
わち一つの例として図２のように端末インタフェース回
路１３の応答信号１１３をエリア１に割り当てるのがフ
レーム内エリア信号１１０であって、以下端末インフェ
ース回路１４のそれはエリア２に、端末インタフェース
回路１５のそれはエリアＮに割り当てられるような信号
がフレーム内エリア信号１１１，１１２である。
定指示情報１２１より自局向けの回線設定情報１２２を
分離して、ＴＤＭＡ制御部へ転送するとともに、自局で
取り扱う端末を回線設定指示情報１２１から判別して各
端末の制御信号１１４を各端末インタェース回路１３，
１４，１５へ送出する。端末インタフェース回路１３，
１４，１５では制御信号１１４を受信して、その制御を
実行するとともに、制御信号１１４に対する応答信号１
１３を回線設定解読回路１６へ送り返す。さらに回線設
定解読回路１６では応答信号１１３を衛星回線上に送出
し、これを受信した衛星回線の基準局（図示せず）は、
交換機へ応答信号を返すことになる。ところで回線設定
解読回路１６では回線設定指示情報１２１を解読するた
めに通常ＣＰＵを用いて処理を行うの必須である。とこ
ろがＣＰＵバスで回線設定解読回路１６と端末インタフ
ェース回路１３，１４，１５とをインタフェースする場
合には、両回路間の通信手順を決める必要があるが処理
時間の制約上から簡単なハードウェアバスを用いた方が
望ましい。ここで処理時間を制約というのは、端末イン
タフェース回路１３，１４，１５内で交換機からの制御
信号に対する応答信号をリアルタイムで返送する制約を
意味しており、交換機で制御信号を送出してから、応答
信号が返ってくるまでの時間が規定さている。しかし、
端末インタフェース回路の数量が増大するに従ってＣＰ
Ｕの処理時間が問題になってくるので、処理時間にリア
ルタイム性が必要な各種制御信号及び応答信号を回線設
定解読回路１６と端末インタフェース回路１３，１４，
１５との間で簡単に転送するために、ある時間基準を定
義してその時間内に制御信号、応答信号を多重するとい
う構成をとる。この構成としてフレーム生成回路１１及
びタイミング生成回路１２を用いている。フレーム生成
回路１１はＴＤＭＡ制御回路より衛星通信で使用される
フレームパルス１０１（例えば２０ｍｓｅｃ周期）を入
力し、このフレームパルスに同期した所望の時間基準内
のフレーム周期内タイミングを生成する。この場合の所
望のフレーム周期は図２に示すように、５ｍｓｅｃ周期
とし、フレーム周期内タイミングとは５ｍｓｅｃ周期内
のカウンタ出力信号１０９を意味する。カウンタ出力信
号１０９はタイミング指示回路１２に入力され、タイミ
ング指示回路１２では各端末インタフェース回路１３，
１４，１５へ与えるフレーム内エリア信号１１０，１１
１，１１２を作成する。このフレーム内エリア信号１１
０，１１１，１１２は各端末インタフェース回路１３，
１４，１５で検出された応答信号１１３を上述の５ｍｓ
ｅｃ周期内に多重するための位置指定情報である。すな
わち一つの例として図２のように端末インタフェース回
路１３の応答信号１１３をエリア１に割り当てるのがフ
レーム内エリア信号１１０であって、以下端末インフェ
ース回路１４のそれはエリア２に、端末インタフェース
回路１５のそれはエリアＮに割り当てられるような信号
がフレーム内エリア信号１１１，１１２である。
【０００９】これらのエリア信号は、端末インタフェー
ス回路数分必要になるが、各端末インタフェース回路の
信号をフレーム内のどのエリア（位置）に送出するか
は、タイミング指示回路１２が識別信号１０２を入力す
ることにより決定することになる。すなわちタイミング
指示回路１２は識別信号１０２の値を解読して任意のエ
リアを指定する事になる。
ス回路数分必要になるが、各端末インタフェース回路の
信号をフレーム内のどのエリア（位置）に送出するか
は、タイミング指示回路１２が識別信号１０２を入力す
ることにより決定することになる。すなわちタイミング
指示回路１２は識別信号１０２の値を解読して任意のエ
リアを指定する事になる。
【００１０】以上のように端末インタフェース回路１
３，１４，１５と回線設定解読回路１６との間を図２に
示すハードウェア８ビットバス１１３を用いる事により
制御信号３応答信号を多重し、ＣＰＵバスを用いずにイ
ンタフェースする事が可能になる。
３，１４，１５と回線設定解読回路１６との間を図２に
示すハードウェア８ビットバス１１３を用いる事により
制御信号３応答信号を多重し、ＣＰＵバスを用いずにイ
ンタフェースする事が可能になる。
【００１１】
【発明の効果】以上説明したように本発明は、フレーム
生成回路とタイミング指示回路とを設けることにより、
Ｎ個の端末インタフェース回路から送出される応答信号
をあるフレーム内に多重してリアルタイムでデータを転
送することができるので、ＣＰＵバスでＮ個の端末イン
タフェース回路と回線設定解読回路とをインタフェース
するよりもレイヤ１の起動時間が短縮されるという効果
がある。すなわち交換機から指示される制御信号に対す
る応答信号回線設定解読回路に対して送出する時間が短
縮されるという効果がある。
生成回路とタイミング指示回路とを設けることにより、
Ｎ個の端末インタフェース回路から送出される応答信号
をあるフレーム内に多重してリアルタイムでデータを転
送することができるので、ＣＰＵバスでＮ個の端末イン
タフェース回路と回線設定解読回路とをインタフェース
するよりもレイヤ１の起動時間が短縮されるという効果
がある。すなわち交換機から指示される制御信号に対す
る応答信号回線設定解読回路に対して送出する時間が短
縮されるという効果がある。
【図１】本発明の一実施例をブロック図である。
【図２】本実施例を説明するフレーム構成図である。
【図３】従来のＩＳＤＮインタフェース回路のブロック
図である。
図である。
１１ フレーム生成回路 １２ タイミング指示回路 １３，１４，１５ 端末インタフェース回路 １６ 回線設定解読回路 １７ 多重分離回路 １０１ タイミングパルス １０２ 識別信号 １０３，１０５，１０７ 入力端末インタフェース信
号 １０４，１０６，１０８ 出力端末インタフェース信
号 １０９ カウンタ出力信号 １１０，１１１，１１２ エリア指示信号 １１３ 応答信号 １１４ 制御信号 １１５，１１７，１１９ 送信データ １１６，１１８，１２０ 受信データ １２１ 回線設定指示情報 １２２ 自局の回線設定情報 １２３ 多重送信データ １２４ 多重受信データ
号 １０４，１０６，１０８ 出力端末インタフェース信
号 １０９ カウンタ出力信号 １１０，１１１，１１２ エリア指示信号 １１３ 応答信号 １１４ 制御信号 １１５，１１７，１１９ 送信データ １１６，１１８，１２０ 受信データ １２１ 回線設定指示情報 １２２ 自局の回線設定情報 １２３ 多重送信データ １２４ 多重受信データ
Claims (2)
- 【請求項１】 ＩＳＤＮ用端末とＴＤＭＡ衛星通信装置
の制御部とのインタフェースを有するＮ（Ｎは整数）個
の端末インタフェース回路と、ＴＤＭＡ衛星通信システ
ムの基準局から衛星通信で送られてくる回線設定指示情
報を入力し、自局のＴＤＭＡ衛星通信装置制御部へ回線
設定情報を送出する回線設定解読回路と、この回線設定
解読回路より入力される自端末に相当する端末制御信号
に対応するＮ個の端末インタフェース回路の応答信号を
時間多重して前記回線設定解読回路に送出する時間基準
信号を作成するフレーム生成回路と、このフレーム生成
回路で作成されるフレーム内のどの位置に多重するかを
指示するタイミング指示回路と、Ｎ個の端末インタフェ
ース回路から出力されるデータを多重してＴＤＭＡ制御
部へ送出するとともにＴＤＭＡ制御部から入力されるデ
ータを分離して端末インタフェース回路へそれぞれ出力
する多重分離回路とを有することを特徴とするＩＳＤＮ
インタフェース回路。 - 【請求項２】 前記フレーム生成回路で作成される１フ
レーム内のＮ個のエリア信号がＮ個の端末インタフェー
ス回路のエリア情報に対応しこのフレーム単位の時間間
隔がＴＤＭＡ衛星通信で要求される少なくとも１フレー
ム５ｍｓｅｃ以内に設定されることを特徴とする請求項
１記載のＩＳＤＮインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159367A JP2630117B2 (ja) | 1991-07-01 | 1991-07-01 | Ｉｓｄｎインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159367A JP2630117B2 (ja) | 1991-07-01 | 1991-07-01 | Ｉｓｄｎインタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514341A JPH0514341A (ja) | 1993-01-22 |
| JP2630117B2 true JP2630117B2 (ja) | 1997-07-16 |
Family
ID=15692291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3159367A Expired - Lifetime JP2630117B2 (ja) | 1991-07-01 | 1991-07-01 | Ｉｓｄｎインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630117B2 (ja) |
-
1991
- 1991-07-01 JP JP3159367A patent/JP2630117B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514341A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| JPH0311159B2 (ja) | ||
| JPS61502092A (ja) | パケット交換回線交換統合交換機 | |
| KR890004534A (ko) | 무선 디지탈 전화기 시스템용 베이스 스테이션 | |
| JPH0652906B2 (ja) | 分散形パケット交換装置 | |
| JPH0552118B2 (ja) | ||
| JPS6410157B2 (ja) | ||
| EP0210798A2 (en) | Programmable data-routing multiplexer | |
| US4530092A (en) | Distributed switching system having multiple time slot interchanger nodes | |
| JP2630117B2 (ja) | Ｉｓｄｎインタフェース回路 | |
| JPH089058A (ja) | 伝送路バックアップ機能付の多重化装置 | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| JP2504736B2 (ja) | 時分割通信システム | |
| KR100427853B1 (ko) | 디지털메시지루팅시스템 | |
| JP2001186099A (ja) | 同期式データ伝送方式及び装置 | |
| JP2654027B2 (ja) | ディジタルボタン電話装置 | |
| KR0141290B1 (ko) | 소용량 교환기의 가입자용량 확장용 스위치 네트워크 | |
| JP2973275B2 (ja) | Ｉｓｄｎ同報方式 | |
| JP3202691B2 (ja) | Ｉｓｄｎインタフェース制御用ｌｓｉ | |
| JP2815232B2 (ja) | 構内交換機におけるｉｓｄｎ端末収容方式 | |
| JPH05236576A (ja) | 伝送端局装置用クロック同期方式 | |
| JP3042084B2 (ja) | インタフェース回路 | |
| JP3533186B2 (ja) | 制御メモリのデータ転送装置及び転送方法 | |
| JP3449861B2 (ja) | 網終端装置 | |
| JP3772465B2 (ja) | ディジタル回線接続システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |