JPS6028257A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPS6028257A
JPS6028257A JP58137356A JP13735683A JPS6028257A JP S6028257 A JPS6028257 A JP S6028257A JP 58137356 A JP58137356 A JP 58137356A JP 13735683 A JP13735683 A JP 13735683A JP S6028257 A JPS6028257 A JP S6028257A
Authority
JP
Japan
Prior art keywords
pad
potential
bonding
substrate
option
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58137356A
Other languages
English (en)
Inventor
「かむろ」　節史
Setsushi Kamuro
Mikiro Okada
岡田　幹郎
Takaaki Hirano
孝明 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP58137356A priority Critical patent/JPS6028257A/ja
Publication of JPS6028257A publication Critical patent/JPS6028257A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はボンディングオプション集積回路に関するもの
である。
〈従来技術〉 集積回路においてボンディングオプションという方法が
従来から用いられている。これはパンケージの端子とは
直接関係のないポンディングパッドを集積回路（以下、
ＩＣと略省する。）に設け、このポンディングパッドを
ＩＣ基板にワイヤボンデインクするかワイヤボンディン
グしないで開放にすることによって、このポンディング
パッドの電位を適当な電位に設定してＩＣの内部回路を
制御しようとするも″のである。
このようなボンディングオプション用ポンディングパッ
ドは、従来から用いられている一般的な形態では基板と
は異なる電位の電源線との間に抵抗を持っている。たと
えばＮチャネルＭＯ３ＩＣし の場合を例にとって説明≠÷≠、基板電位が接地電位で
あるとする。このときボンディングオプション用ボンデ
ィングバンドは抵抗（拡散抵抗、ワイヤボンディングす
れば、とのボンデインクパッドの電位はＯｖとなり、一
方ワイヤボンディングを行わず開放にしておけば、」−
記ボンディングパッド電位は＋５ｖと久ζ。この電位の
違いを利用してＩＣの内部論理を制御する。第１図にこ
の説明図を示す。
接地された半導体基板に対して、Ｐがパンケージの端子
とは直接関係させることなく設けられたボンディングオ
プション用ポンディングパッドであシ該ボンディングパ
ソドＰは抵抗Ｒを介して＋５ｖ電源に接続されている。
このようなボンデインディングパッドＰを基板にワイヤ
ボンディングすれば、パッドの電位はＯＶとなり、これ
を論理レベルの“０゛と考えると、インパーク１１を介
して反転された論理レベル“１゛とＡ信号とが入力され
たアンドゲートＧ＋の出力にはＡ信号が得られ、一方イ
ンバータ１１に続いてインバータ■２を介して形成され
た論理レベル“０°°とＢ信号とが入力されたアントゲ
−）Ｇ２の出力には論理レヘ／ｌ／“０゛が出力され、
アントゲ−）Ｇｌ及びＧ２の出力が入力されたオアゲー
トＧ３の出力Ｃとしては、結局Ａ信号が導出される。一
方上記論理回路ハボンディングオプション用ボンディン
グパソドＰを開放にすれば、パッド電位は＋５Ｖとなり
、これを論理レベ／Ｌ／１とすると、上記論理回路のオ
アゲートＧ３出力ＣとしてはＢ信号が導出され、ポンデ
ィングパッドの電位を選択することによって論理を制御
することができる。
上記のようなボンデインクオプション用ボンデインクハ
ツトを有する従来回路において、ポンディングパッドを
基板にワイヤボンディングしたとき、抵抗Ｒを介して電
源と基板間に電流が流れる。
このような電流はもともと不要なものであるが、Ｎチャ
ネ／Ｌ’ＩＣなどではＩＣそのものががなシミ流を消費
するという特性があるため、上記電流の消費はそれほど
問題にならなかった。しかしＣＭＯ５ＩＣの場合、低消
費電流がその最大の特長であることから、上記のような
不要な電流消費は許されない。
〈発明の目的〉 本発明は上記従来のボンディングオプションＩＣの問題
点に鑑みてなされたもので、チップ内部の論理回路をポ
ンディングパッドに印加された電位によって制御するＩ
Ｃにおいて、消費電力の低減を図シ、ＣＭＯ８ＩＣに好
適のボンディングオプションＩＣを提供する。
〈來施例〉 本発明は従来のボンディングオプションＩＣが要した抵
抗Ｒを除き、その代りにポンディングパッドＰ′の電位
を論理レベルの“０゛と“１゛°とに自由にワイヤボン
ディングで設定できるようにしたもので、一実施例を第
３図に示す。同図において、ＩＣチップ１００は、リー
ドフレームの一部等を利用して広面積に成型されたパッ
ケージ基板１３０に搭載され、ダイホ゛ンドされている
。上記パッケージ基板１３０にはワイヤボンデインク或
いはその他の方法で接地レベル等の基板電位が与えられ
ている。ＩＣチップ１００の周囲には、外部回路と接続
するだめのポンディングパッド１１０〜１１９が分散さ
せてＡｌ薄膜等によって設けられている。ただし上記ポ
ンディングパッド群中の例えば第１ボンデイングバンド
１１４は、外部回路の接続とは無関係にボンディングオ
プション用として設定され、まだ第１ポンデイングパツ
ド１１４に近接する第２ポンデイングパツド１１５が基
板電位と異なる電位を外部から供給を受けるだめのボン
ディングバンドとして設定される。−上記のように複数
のボンデインクパッドが設けられた半導体チップ１００
に対して、チップ周囲のパッケージ側には電極引き出し
用リード端子１２０〜１２８が設けられ、各リード端子
の先端と上記ポンディングパッドとの間がワイヤによっ
て電気的接続され、第２ポンデイングパツド１１５とリ
ード端子１２４が接続されて基板電位とは異なる例えば
＋５Ｖの電位が与えられている。
上記Ｍｌ造のＩＣにおいて、ボンデインクオフ”ジョン
用である第１のボンティングパッド１１４とパンケージ
基板１３０を図中ワイ’１１１３１で示す如くホンディ
ングすれば、第１ポンデイングパツド１１４の電位は基
板電位と同じＯＶになる。寸だ第１ポンデイングパツド
１１４をワイヤ１３２でリード端子１２４に接続すれば
、第１ポンデイングパツド１１４の電位は＋５Ｖとなる
。
全半導体チップ１００内の集積回路として、第２図に示
す如く出力Ｃ′　として入力信号Ａ′又は入力信号Ｂ′
のいずれを選択して出力する論理回路が設けられている
とする。該論理回路は前記第１図に示した論理回路と比
ベボンディングオプション用ポンディングパッドＰ′と
電源との間に抵抗Ｒが挿入されていない点で相違する。
第２図の論理回路において、第１ボンデインクパツド１
１４をワイヤ１３１で示す如く基板１３０に接続すれば
、ポンディングパッドＰ′の電位はＯＶとなって出力Ｃ
′にはＡ′信号が現われ、またポンディングパッド１１
４をワイヤ１３２で示す如くリード端子１２４に接続す
れば、ポンディングパッドＰ′の電位は＋５Ｖとなって
Ｂ′信号が現われる。
尚第１ポンデイングパツド１１４はリード端子１２４に
接続する代シに第２ポンデイングパツド１１５に接続し
ても＋５Ｖ電位を得ることができ、出力Ｃ′にはＢ′信
号が得られる。
前記実施例は外部電位が与えられたリード端子１２４或
いはリード端子１２４に接続された第２ホ７７’イング
パツド１１５に隣接させて第１ポンデイングパツド１１
４を設けた構造を説明したが、この場合にはチップ上に
設ける第１ポンデイングパツド１１４の位置が限られる
という問題がある。
次に第１ポンデイングパツドの配置に対して自由度のあ
る実施例を＠４図を用いて説明する。
第４図において２００は半導体素子が組込まれたＩＣチ
ップで、該ＩＣチップ２００はパッケージ基板２３０上
にグイボンドされている。パンケージ基板２３０には前
記実施例と同様に接地レベル等の基板電位が与えられて
いる。ＩＣチップ２００には複数のポンディングパッド
２１０〜２１９が形成され、その内の例えば第１ボンデ
イングパソド２１４がポンディ７グオプシヨン用として
設けられ、第２ボンデインクパツド２１５が基板電位と
異なる電位を持つポンディングパッドとして設けられる
。該第２ポンデイングパツド２１５はＩＣチップ面に形
成された電源ライン等に適宜接続され、他のポンディン
グパッドに外部から与えられた基板電位以外の例えば＋
５Ｖの電位が電源ラインを介して供給される。ＩＣチッ
プ２００の周囲にはパッケージ側の電極引き出し用リー
ド端子２２０〜２２７がリードフレーム等を利用して設
けられる。
上記構造のＩＣにおいて、ボンディングオプシればポン
ディングパッド２１４の電位はＯＶとなる。このときＩ
Ｃチップ２００内ポンデイングオプシヨン用ポンデイン
グパツドＰ′に接続して例えば前記第２図に示す論理回
路が組込捷れているとすると、Ｃ′高出力はＡ′信号が
出力される。
またボンディングオプション用ポンディングパッド２１
４と＋５Ｖが印加されたポンディングパッド２１５をワ
イヤ２３２で接続すれば、Ｃ′呂力にはＢ′信号が導出
される。
上記同実施例では基板電位がＯＶの場合について説明し
７たが基板電位が＋５ｖの場合には、第２のポンディン
グパッド１１５，２１５の電位をＯｖとし、ボンディン
グオプション用ポンディングパッド１１４，２１４を基
板にワイヤボンディングしたときには第２図論理回路の
Ｃ′高出力はＢ′信号が出力され、リード端子１２４や
第２ポンデイングパツド２１５にワイヤボンディングし
たときにはＣ′高出力はＡ′信号が出力される。
〈効　果〉 以上説明したように本発明によればプルアップやプルダ
ウン抵抗を無くし、且つこれによる電力消Ｒを無＜した
ボンディングオプション用ポンディングパッドをもつ集
積回路構成が得られる。この発明は低消費電力のＣＭＯ
５ＩＣにとっては非常に重要な発明であるが、無駄な電
力消費を無くす点からみればＮチャネルＭＯ５やＰチャ
ネルＭＯ８からなる集積回路にも同様に有効である。
【図面の簡単な説明】
第１図は従来のボンディングオプション用ポンディング
パッドを備えた集積回路の一部を示すブロック図、第２
図は本発明による一実施例の集積回路の一部を示すブロ
ック図、第３図は同実施例の半導体チップとリード端子
との接続関係を示す図、第４図は本発明による他の実施
例を示す半導体二チップとリード端子との接続関係を示
す図である。 １００，２００：半導体チップ、１１０〜１１９゜２１
０〜２１９：ボンディングパッド、　１２０〜１２８，
７２０〜２２８　：　リード端子、１３０．２３０：パ
ッケーシ基板、１１４，２１４＝ボンデイングオプシヨ
ン用ポンデイングパツド。 代理人　弁理士　福　士　愛　彦（他２名）第２　図

Claims (1)

    【特許請求の範囲】
  1. １　複数のボンディングバンドがチップ周囲に形成され
    た集積回路において、ポンディングパッドに印加された
    基板バイアス電位と異なる電位又は基板バイアス電位の
    いずれかを印加するだめのボンディングオプション用ポ
    ンディングパッドを含んでなることを特徴とする集積回
    路。
JP58137356A 1983-07-26 1983-07-26 集積回路 Pending JPS6028257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58137356A JPS6028257A (ja) 1983-07-26 1983-07-26 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58137356A JPS6028257A (ja) 1983-07-26 1983-07-26 集積回路

Publications (1)

Publication Number Publication Date
JPS6028257A true JPS6028257A (ja) 1985-02-13

Family

ID=15196740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58137356A Pending JPS6028257A (ja) 1983-07-26 1983-07-26 集積回路

Country Status (1)

Country Link
JP (1) JPS6028257A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1132963A1 (en) * 2000-03-08 2001-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103187A (en) * 1980-12-17 1982-06-26 Hitachi Ltd Semiconductor storage element
JPS57192046A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Integrated circuit device
JPS5963744A (ja) * 1982-10-04 1984-04-11 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103187A (en) * 1980-12-17 1982-06-26 Hitachi Ltd Semiconductor storage element
JPS57192046A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Integrated circuit device
JPS5963744A (ja) * 1982-10-04 1984-04-11 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1132963A1 (en) * 2000-03-08 2001-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6603219B2 (en) 2000-03-08 2003-08-05 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US6674177B2 (en) Apparatus for implementing selected functionality on an integrated circuit device
US6369599B1 (en) Circuit and a method for configuring pad connections in an integrated device
JPS6028257A (ja) 集積回路
JP2681427B2 (ja) 半導体装置
JPS61148854A (ja) リ−ドフレ−ム
JP2000150564A (ja) 半導体集積チップ
JPH06120424A (ja) 半導体集積回路装置
JP3437867B2 (ja) 半導体メモリ
JP4101096B2 (ja) Ｍｏｓトランジスタ装置
JPH08288460A (ja) 半導体装置の外部制御可能なボンディング方法
JPH0416945B2 (ja)
JP2518253B2 (ja) 半導体集積回路およびその製造方法
JPH04273148A (ja) ゲートアレー型半導体集積回路およびその駆動方法
JPH042150A (ja) 半導体集積回路
JPS622635A (ja) ゲ−トアレ−型半導体集積回路装置
JPH05136268A (ja) 半導体集積回路
JPS5870564A (ja) 集積回路の電源供給回路
JP2000260947A (ja) 集積回路
JPH05218318A (ja) 集積回路
JPH05129534A (ja) 半導体集積回路装置
JPS63239857A (ja) 半導体集積回路装置
JPH0335496A (ja) 半導体装置
JPH05190673A (ja) 半導体集積回路装置
JPS62150761A (ja) 半導体集積回路装置
JPS63142847A (ja) 半導体集積回路