JPS622635A - ゲ−トアレ−型半導体集積回路装置 - Google Patents
ゲ−トアレ−型半導体集積回路装置Info
- Publication number
- JPS622635A JPS622635A JP14172185A JP14172185A JPS622635A JP S622635 A JPS622635 A JP S622635A JP 14172185 A JP14172185 A JP 14172185A JP 14172185 A JP14172185 A JP 14172185A JP S622635 A JPS622635 A JP S622635A
- Authority
- JP
- Japan
- Prior art keywords
- input
- buffer circuits
- gate array
- reference potential
- input buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000872 buffer Substances 0.000 claims abstract description 43
- 238000003491 array Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 239000012464 large buffer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はゲートアレー型半導体集積回路装置に閃する。
［従来の技術］
従来のゲートアレー型半導体集積回路装置は、１組の基
準電位供給線に入力バッファ回路と出力バッファ回路が
混在して接続される構造となっていた。
準電位供給線に入力バッファ回路と出力バッファ回路が
混在して接続される構造となっていた。
［発明が解決しようとする問題点〕
上述した従来のゲートアレー型半導体集積回路装置では
、１組の基準電位供給線に入力バッファ回路と出力バッ
ファ回路が混在して接続されているので、出力バッファ
回路の動作に起因する基準電位供給線の電流変化により
基準電位供給線に電位変化を生じ、このため半導体集積
回路装置外部から見た人力バッファ回路のスレッショル
ド電圧が変動する欠点がある。
、１組の基準電位供給線に入力バッファ回路と出力バッ
ファ回路が混在して接続されているので、出力バッファ
回路の動作に起因する基準電位供給線の電流変化により
基準電位供給線に電位変化を生じ、このため半導体集積
回路装置外部から見た人力バッファ回路のスレッショル
ド電圧が変動する欠点がある。
［問題点を解決するための手段１
本発明のゲートアレー型半導体集積回路装置は、入力バ
ッファ回路と、出力バッファ回路と、ゲートアレー回路
と、前記入力バッファ回路専用の基［実施例］ 次に、本発明について図面を参照して説明する。
ッファ回路と、出力バッファ回路と、ゲートアレー回路
と、前記入力バッファ回路専用の基［実施例］ 次に、本発明について図面を参照して説明する。
第１図は本発明のゲートアレー型半導体集積回路装置の
一実施例を示すチップの部分平面図である。
一実施例を示すチップの部分平面図である。
同図において、チ・ンプ８は基準電位供給用バ・・ノド
１，７と、入力信号接続用バッド２．〜６と、図示して
いない出力バッファ回路及びゲーＩ・アレー回路と、出
力バッファ回路及びゲートアレー回路部用基準電位供給
線９．１７と、入力バッファ回路用基準電位供給線１０
．１６と、入力バッファ回路１１．・〜１５とを備えて
いる。
１，７と、入力信号接続用バッド２．〜６と、図示して
いない出力バッファ回路及びゲーＩ・アレー回路と、出
力バッファ回路及びゲートアレー回路部用基準電位供給
線９．１７と、入力バッファ回路用基準電位供給線１０
．１６と、入力バッファ回路１１．・〜１５とを備えて
いる。
基準電位供給用バッド１．７はチップ８外部から基準電
位の供給を受けてこれを入力バッファ回路用基準電位供
給線１０．１６ならびに出力バッファ回路及びゲートア
レー回路部用基準電位供給！９．１７に接続している。
位の供給を受けてこれを入力バッファ回路用基準電位供
給線１０．１６ならびに出力バッファ回路及びゲートア
レー回路部用基準電位供給！９．１７に接続している。
入力信号接続用バ・・ノド２．〜６は入力バッファ回路
１１．〜１５に接続されており、チップ８外部から入力
信号を入力する。また人力バッファ回路１１．〜１５は
入力バッファ回路用基準電位供給線１０．１６に接続さ
れており、入力信号接続用バッド２．〜６からの前記入
力信号に応じた出力信号を前記ｙ−トアレー回路に出力
する。
１１．〜１５に接続されており、チップ８外部から入力
信号を入力する。また人力バッファ回路１１．〜１５は
入力バッファ回路用基準電位供給線１０．１６に接続さ
れており、入力信号接続用バッド２．〜６からの前記入
力信号に応じた出力信号を前記ｙ−トアレー回路に出力
する。
次に本実施例の動作について説明する。基準電位供給用
パッド１．７は人カバッファ回路用基べ（電位供給線１
０．１６ならびに出力バッファ回路及びゲートアレー回
路部用基準電位供給線９．１７の両者をら含めたチップ
８内各部の電位の基準点と考えられる。図示していない
が出力バッファ回路は出力バッファ回路及びゲーＩ・ア
レー回路部用基準電位供給線９，１７に接続されている
ので、出力バッファ回路の動作による電流変化に起因す
る出力バッフγ回路及びゲートアレー回路部用基準電位
供給線９，１７の電位変化は大力バッファ回路用基準電
位供給線１０．Ｉ６に影響を与えない、従って入力バッ
ファ回路１１．〜］５には常にチップ８外部から接続さ
れた基準電位が何らの撹乱を受けずに供給されるので、
そのスレッショルド電圧の変動は発生しない。
パッド１．７は人カバッファ回路用基べ（電位供給線１
０．１６ならびに出力バッファ回路及びゲートアレー回
路部用基準電位供給線９．１７の両者をら含めたチップ
８内各部の電位の基準点と考えられる。図示していない
が出力バッファ回路は出力バッファ回路及びゲーＩ・ア
レー回路部用基準電位供給線９，１７に接続されている
ので、出力バッファ回路の動作による電流変化に起因す
る出力バッフγ回路及びゲートアレー回路部用基準電位
供給線９，１７の電位変化は大力バッファ回路用基準電
位供給線１０．Ｉ６に影響を与えない、従って入力バッ
ファ回路１１．〜］５には常にチップ８外部から接続さ
れた基準電位が何らの撹乱を受けずに供給されるので、
そのスレッショルド電圧の変動は発生しない。
なお、本実施例では基準電位供給用バ・ソド１゜７に入
力バッファ回路用基準電位供給線１０．１６ならびに出
力バッファ回路及びゲートアレー回路部用基準電位供給
線９．１７の両方を接続しているが、前記各供給線をそ
れぞれ別個の基準電位供給用パッドに接続することも可
能なことは自明である。また、本実施例では入力バッフ
ァ回路用基準電位供給線１０．１６と出力バッファ回路
及びゲートアレー回路部用基準電位供給線９，１７とを
基準電位供給用パッド１，７の部分で分離しているが、
基準電位供給用パッド１．７の近傍では両供給線を合体
させても本発明の効果が維持されることは明らかである
。
力バッファ回路用基準電位供給線１０．１６ならびに出
力バッファ回路及びゲートアレー回路部用基準電位供給
線９．１７の両方を接続しているが、前記各供給線をそ
れぞれ別個の基準電位供給用パッドに接続することも可
能なことは自明である。また、本実施例では入力バッフ
ァ回路用基準電位供給線１０．１６と出力バッファ回路
及びゲートアレー回路部用基準電位供給線９，１７とを
基準電位供給用パッド１，７の部分で分離しているが、
基準電位供給用パッド１．７の近傍では両供給線を合体
させても本発明の効果が維持されることは明らかである
。
［発明の効果］
以上説明したように本発明のゲートアレー型半導体集積
回路装置は、入力バッファ回路専用の基準電位供給線を
有することにより、出力バッファ回路の動作に起因する
入力バッファ回路の見かけのスレッショルド電圧の変動
を排除できる効果がある。
回路装置は、入力バッファ回路専用の基準電位供給線を
有することにより、出力バッファ回路の動作に起因する
入力バッファ回路の見かけのスレッショルド電圧の変動
を排除できる効果がある。
第１図は本発明のゲートアレー型半導体集積回路装置の
一実施例を示すチップの部分平面図である。 １．７・・・基準電位供給用パッド、２．〜６・・・入
力信号接続用バ・ソド、８・・・チップ、９．１７・・
・出力バッファ回路及びゲートアレー回路部用基準電ｆ
）γ供給線、ｉ＋）、１６・・・入力バ・・ｌノア回路
用基準電位供給線、１１．〜１５・・・大力バッファ回
路。
一実施例を示すチップの部分平面図である。 １．７・・・基準電位供給用パッド、２．〜６・・・入
力信号接続用バ・ソド、８・・・チップ、９．１７・・
・出力バッファ回路及びゲートアレー回路部用基準電ｆ
）γ供給線、ｉ＋）、１６・・・入力バ・・ｌノア回路
用基準電位供給線、１１．〜１５・・・大力バッファ回
路。
Claims (1)
- 入力バッファ回路、出力バッファ回路及びゲートアレー
回路を備えるゲートアレー型半導体集積回路装置におい
て、前記入力バッファ回路専用の基準電位供給線を有す
ることを特徴とするゲートアレー型半導体集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14172185A JPS622635A (ja) | 1985-06-28 | 1985-06-28 | ゲ−トアレ−型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14172185A JPS622635A (ja) | 1985-06-28 | 1985-06-28 | ゲ−トアレ−型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622635A true JPS622635A (ja) | 1987-01-08 |
Family
ID=15298656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14172185A Pending JPS622635A (ja) | 1985-06-28 | 1985-06-28 | ゲ−トアレ−型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622635A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140641A (ja) * | 1987-11-27 | 1989-06-01 | Hitachi Ltd | 半導体集積回路装置の動作電位供給配線の配線設計方法 |
| JPH0267007A (ja) * | 1988-09-01 | 1990-03-07 | Nec Corp | 出力回路 |
-
1985
- 1985-06-28 JP JP14172185A patent/JPS622635A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140641A (ja) * | 1987-11-27 | 1989-06-01 | Hitachi Ltd | 半導体集積回路装置の動作電位供給配線の配線設計方法 |
| JPH0267007A (ja) * | 1988-09-01 | 1990-03-07 | Nec Corp | 出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| KR880011800A (ko) | 데이터출력버퍼회로를 갖춘 반도체장치 | |
| JPS61192107A (ja) | Ｍｏｓ電流増幅器 | |
| US4988894A (en) | Power supply switching circuit | |
| JPS622635A (ja) | ゲ−トアレ−型半導体集積回路装置 | |
| EP1170749A2 (en) | Semiconductor device | |
| JPS6313203B2 (ja) | ||
| JPS62135013A (ja) | 出力回路 | |
| JPS62276921A (ja) | ドライバ−回路 | |
| JPH0349419A (ja) | スイッチ回路 | |
| JPS6187357A (ja) | 半導体集積回路装置 | |
| JPH0360054A (ja) | ゲートアレイ | |
| JPS60165117A (ja) | Ｃｍｏｓ出力回路 | |
| JPS59105713A (ja) | 多入力ラツチ回路 | |
| JPS62154915A (ja) | 半導体集積回路装置 | |
| JPH01100656A (ja) | マイクロコンピュータの出力回路 | |
| JPH02257317A (ja) | 電流源回路 | |
| JPS6028257A (ja) | 集積回路 | |
| JPH036920A (ja) | 半導体集積回路 | |
| JPH09114531A (ja) | 定電圧回路 | |
| JPH02195718A (ja) | 半導体集積回路装置の入力回路 | |
| JPH0573272B2 (ja) | ||
| JPH0226805B2 (ja) | ||
| JPS6068717A (ja) | 出力回路 | |
| JPS61224446A (ja) | 半導体集積回路 |