JPS60256858A - プログラム・ロ−デイング処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、監視装置を経由してデータ処理装置にプログ
ラムをローディングする方式に係り、特に監視装置より
スキャン動作でデータ・ブロックと記憶装置転送用マイ
クロプログラムをマイクロプログラム制御記憶へ格納し
、監視装置の指示により転送用マイクロプログラムを実
行させてマイクロプログラム制御記憶に格納されたデー
タ・ブロックを記憶装置へ転送するプログラム・ローデ
ィング処理方式に関するものである。

〔従来技術と問題点〕

監視装置、例えばサービス・プロセッサよりスキャン動
作によりデータ処理装置のプログラムをローディンする
方式としては、 ■　格納する記憶装置へ直接スキャンにより１ｍ＋　＝
ドする方法、 ■　データ処理装置のプロセッサ部に命令を逐次実行さ
せ、記憶装置ヘロードする方法、などを知られている。

しかしながら、前者はハードウエア量が増大するという
欠点があり、後者は初期設定が繁雑であり月つローティ
ング時間が長くなるという欠点を有している。

〔発明の目的〕

本発明は、上記の欠点を除去するものであって監視装置
よりプログラムをローディングする方式において、高速
で且つ簡単な手順でプログラムを記憶装置にローディン
グできるようにすることを目的とてしいる。

〔目的を達成するための手段〕

そしてそのため、本発明のプログラム・ローディング処
理方式は、記憶装置と、該記憶装置へのアクセス手段を
持つと共に書替え可能な制御記憶を有するマイクロプロ
グラム制御方式の制御装置と、前記制御記憶へのアクセ
ス手段を持つと共に前記記憶装置−・のプログラム・ロ
ーディング処理を制御する監視装置とを具備する情報処
理システムにおいて、前記監視装置と制御により、前記
記憶装置へ格納すべきデーり・ブロック及び該データ・
ブロックを前記記憶装置に転送するためのマイクロプロ
グラムを上記制御装置の制御記憶に書き込み、前記マイ
クロプログラムの実行を開始させ、これにより前記記憶
装置への前記データ・ブロックの格納を行うことを特徴
とするものである。

〔発明の実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第１図は本発明が適用されるシステムの１例を示す図で
ある。第１図において、１はデータ処理装置、２はサー
ビス・プセノサ、３はｓｖｐ　＜サービス・プロセッサ
）インクフェース・アダプタ、４は処理装置、５は１０
制御装置、６は主メモリをそれぞれ示している。データ
処理装置】は、Ｓ■Ｐインタフェース・アダプタ３、処
理装置４．１０制御装置５及び主メモリ６から構成され
ている。処理装置４．１０制御装置５及び主メモリ６１
はアドレス・ハスＡＢに接続されていると共にデータ・
ハスＤＢにも接続されている。サービス・　１．１プロ
セッサ２とＳＶＰインタフェース・アダプタ３は信号線
に接続されている。ＳＶＰインタフェース・アダプタ３
ば、サービス・プロセッサ２からのコマンドに従いデー
タ処理装置１に対するスキャンイン／スキャンアウトを
行うものである。

第２図は■０制御装置の１実施例のブロック図である。

第２図において、７はデータ・バッファ・レジスタ、８
はアドレス・レジスタ、９はセレクタ、１０は制御メモ
リ、１１はマイクロプログラム・アドレス・カウンタ、
１２はＭＰＣ歩進回路、１３はＣＭ続出レしスク、１４
は演算ユニット、１５はＣＭ命令制御部、１６はマイク
ロプログラム制御用レジスタ群をそれぞれ示している。

なお、ＭＰＣはマイクロプログラム・アドレス・カウン
タの略であり、ＣＭは制御メモリの略である。主メモリ
６にプログラムをローディングする場合、スギャン動作
指示（図示せず）により、データ・ハソハア７にはスキ
ャン′ＩｆＪ報が、アドレス・レジスタ８にはスキャン
・アドレスがセットされて、必要に応じてスキャンが行
われる。データ処理装置１の■ＰＬ（イニシャル・プロ
グラム・ロープインク）を行う場合、主メモリ６にサー
ビス・ブロセ・ノサ２から必要なプログラム（例えばブ
ートストラップ・プログラム）を格納し、そのプログラ
ムを実行させてホストから運用プログラムを格納するが
、サービス・プロセッサ２からプログラムをローディン
グする場合、制御メモ１月０の第１の領域にデータ転送
用のマイクロプログラムをスキャンにより予め格納して
おく。そして、プログラムを幾つかのデータ・ブロック
に分けて制御メモ１月Ｏの第２の領域に格納し、サービ
ス・ブロセ・７す２の指示により前記マイクロプログラ
ムに起動をかけて制御メモリ１０の第２の領域に格納さ
れているデータをデータ・バッファ・レジスタ７を介し
てアドレス・レジスタ８で指定された主メモリ６の記憶
場所に書込む。

第３閣はサービス・プロセッサ２の処理を流れを示す図
である。サービス・プロセッサ２はプログラムのローデ
ィングを行うとき下記のような処理を行う。

■　スギャンインにより制御メモリ１０の第１の領域に
データ転送用マイクロプログラムを格納する。

■　スキャンインにより制御メモリエ０の第２の領域へ
プログラム用データ・ブロックを１ブロック分格納する
。

■　スキャンインによりアドレス・レジスタ８に主メモ
リ６の書込み先頭アドレスをセットする。

■　スキャンインによりマイクロプログラム制御レジス
タ群１Ｇに、制御メモ１月Ｏにおける第２の領域のアド
レス・ポインタ（先頭及び終了）をセントする。

■　スキャンインによりマイクロプログラム・アドレス
・カウンタ１１に、データ転送用マイクロプログラムの
制御メモリ先頭アドレスをセットる。

■　制御動作指示により１０制御装置５のマイクロプロ
グラムの起動処理を行い、データ転送処理を開始させる
。

■　全ブｏ　、りの転送が終了したか否かを調べる。

Ｎｏのときは■の処理に戻り、Ｙｅｓのときは処理終了
とする。

第４図はデータ転送用マイクロプログラムの処理の流れ
を示す図である。このマイクロプログラムの実行により
下記のような処理が行われる。

■　マイクロプログラム制御用レジスタ群１６にセント
されている制御メモリ刊における第２の領域の先頭アド
レス・ポインタで示されている制御メモリ領域の内容を
データ・バッファ・レジスタ７に転送する。

■　制御メモリ１０における第２の領域の先頭アドレス
・ポインタを更新（＋１）する。

■　アドレス・レジスタ８で示される主メモリ６の番地
にデータ・バッファ・レジスタ７の内容を格納する。

■　アドレス・レジスタ８を更新（＋１）する。

■　制御メモリ１０の有効アドレス分転送終了したか、
即ちＣＭ先頭アドレス・ポインタがＣＭ終了アドレス・
ポインタより大となったか、否かを調べる。Ｙｅｓのと
きは処理終了とし、Ｎ。

のときは■に戻る。　′ 〔発明の効果〕 以上の説明から明らかなように、本発明はＩＯ制御装置
のような制御装置の制御メモリにデータ転送用マイクロ
プログラムを格納し、且つ前記制御メモリにデータ・ブ
ロックを一旦格納し、これを主メモリに転送することに
より、高速で且つ容易な手順でプログラムのローディン
グが可能となる。

【図面の簡単な説明】

第１図は本発明が適用されるシステムの１例を示す図、
第２図は（Ｏ制御装置の１実施例のブロック図、第３図
はサービス・プロセッサの処理の流れを示す図、第４図
はデータ転送用のマイクロプログラムの処理の流れを示
す図である。 １・−データ処理装置、２−サービス・プロセッサ、３
−３　Ｖ　Ｐインタフェース・アダプタ、４−処理装置
、５−１０制御装置、６−生メモリ、７・−°データ・
バッファ・レジスタ、８−アドレス・レジスタ、９−セ
レクタ、１〇−制御メモリ、１１−マイクロプログラム
・アドレス・カウンタ、１２−ＭＰＣ歩進回路、１３−
ＣＭ続出レジスタ、１４″−演算ユニフト、１５−ＣＭ
命令制御部、１６−マイクロプログラム制御用レジスタ
群。 特許出願人　富士通株式会社 代理人弁理士　京　谷　四　部 静１（２） （１ 穿２　＋”ｂ 悴３図

Claims (1)

【特許請求の範囲】
1. 記憶装置と、該記憶装置へのアクセス手段を持つと共に
   書替え可能な制御記憶を有するマイクロプログラム制御
   方式の制御装置と、前記制御記憶へのアクセス手段を持
   つと共に前記記憶装置へのプログラム・ローディング処
   理を制御する監視装置とを具備する情報処理システムに
   おいて、前記監視装置の制御により、前記記憶装置へ格
   納すべきデータ・ブロック及び該データ・ブロックを前
   記記憶装置に転送するためのマイクロプログラムを上記
   制御装置の制御記憶に書き込み、前記マイクロプログラ
   ムの実行を開始させ、これにより前記記憶装置への前記
   データ・ブロックの格納を行うことを特徴とするプログ
   ラム・ローティング処理方式。