JPH09181081A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09181081A JPH09181081A JP35086095A JP35086095A JPH09181081A JP H09181081 A JPH09181081 A JP H09181081A JP 35086095 A JP35086095 A JP 35086095A JP 35086095 A JP35086095 A JP 35086095A JP H09181081 A JPH09181081 A JP H09181081A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- semiconductor device
- pto2
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 エッチングレートを小さくせず、かつ、加工
精度を悪くせずにＰｔ層をフォトリソグラフィー技術で
形成する。 【解決手段】 シリコン基板１の主面に第１の金属層及
び該第１の金属層の上面に白金（Ｐｔ）層３を形成する
第１の工程と、該Ｐｔ層３の上面に該Ｐｔ層３を選択的
に露出させるマスクを形成する第２の工程と、次いで、
該第２の工程で露出したＰｔ層３を酸素プラズマ処理に
よって、該露出表面をＰｔＯ2層とする第３の工程と、
次いで、前記マスクを除去する第４の工程と、次いで、
王水でエッチング処理して前記ＰｔＯ2層が形成された
以外のＰｔ層３を除去する第５の工程と、次いで、残さ
れたＰｔ層３をマスクとして前記第１の金属層を除去す
る第６の工程とを有する。
精度を悪くせずにＰｔ層をフォトリソグラフィー技術で
形成する。 【解決手段】 シリコン基板１の主面に第１の金属層及
び該第１の金属層の上面に白金（Ｐｔ）層３を形成する
第１の工程と、該Ｐｔ層３の上面に該Ｐｔ層３を選択的
に露出させるマスクを形成する第２の工程と、次いで、
該第２の工程で露出したＰｔ層３を酸素プラズマ処理に
よって、該露出表面をＰｔＯ2層とする第３の工程と、
次いで、前記マスクを除去する第４の工程と、次いで、
王水でエッチング処理して前記ＰｔＯ2層が形成された
以外のＰｔ層３を除去する第５の工程と、次いで、残さ
れたＰｔ層３をマスクとして前記第１の金属層を除去す
る第６の工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明はフォトリソグラフィ
ー技術を利用して電極金属を形成する半導体装置の製造
方法に関する。
ー技術を利用して電極金属を形成する半導体装置の製造
方法に関する。
【０００２】
【従来の技術】半導体基板の主面に白金（Ｐｔ）の電極
を形成する例として、図２に示すような工程がある。こ
こで、半導体基板としてシリコン基板を例にすると、ま
ず、図２の（ａ）に示すように、シリコン基板１の主面
に、例えばタンタル（Ｔａ）層２をスパッタ若しくは蒸
着で形成し、その上に白金（Ｐｔ）層３を同様の方法で
形成する。次いで、シリコン基板１の表面にＰｔ層を残
したい部分のみに対応させてフォトレジスト４を形成す
る。なお、図２の（ａ）において、シリコン基板１の下
面は図示を省略してある。次いで、フォトレジスト４を
マスクとして王水又はアルゴン（Ａｒ）プラズマ処理
（ＥＣＲプラズマ処理）を行い（ｂ），Ｐｔ層３を除去
する（ｃ）。次いで、ＣＦ4（カーボンフロライド）プ
ラズマ処理によりＴａ層２を除去した後（ｄ）、フォト
レジスト４を剥離する（ｅ）。以上の工程によって、シ
リコン基板１上に所定の大きさのＰｔ層３の電極が形成
される（ｆ）。
を形成する例として、図２に示すような工程がある。こ
こで、半導体基板としてシリコン基板を例にすると、ま
ず、図２の（ａ）に示すように、シリコン基板１の主面
に、例えばタンタル（Ｔａ）層２をスパッタ若しくは蒸
着で形成し、その上に白金（Ｐｔ）層３を同様の方法で
形成する。次いで、シリコン基板１の表面にＰｔ層を残
したい部分のみに対応させてフォトレジスト４を形成す
る。なお、図２の（ａ）において、シリコン基板１の下
面は図示を省略してある。次いで、フォトレジスト４を
マスクとして王水又はアルゴン（Ａｒ）プラズマ処理
（ＥＣＲプラズマ処理）を行い（ｂ），Ｐｔ層３を除去
する（ｃ）。次いで、ＣＦ4（カーボンフロライド）プ
ラズマ処理によりＴａ層２を除去した後（ｄ）、フォト
レジスト４を剥離する（ｅ）。以上の工程によって、シ
リコン基板１上に所定の大きさのＰｔ層３の電極が形成
される（ｆ）。
【０００３】
【発明が解決しようとする課題】上記のように従来の電
極形成方法では次のような課題があった。 図２の（ｂ）工程でＰｔ層３を、王水でエッチング除
去する際に、マスクとしているフォトレジスト４が王水
によってアタックされ、該フォトレジスト４が剥がれ易
くなり、形成したパターンの加工精度が悪くなる。この
場合のエッチングレートは、１０００オングストローム
／分程度である。 ＥＣＲプラズマ処理でスパッタエッチングする方法で
は、エッチングレートが小さく作業性が悪い。この場合
のエッチングレートは、８０オングストローム／分で程
度である。
極形成方法では次のような課題があった。 図２の（ｂ）工程でＰｔ層３を、王水でエッチング除
去する際に、マスクとしているフォトレジスト４が王水
によってアタックされ、該フォトレジスト４が剥がれ易
くなり、形成したパターンの加工精度が悪くなる。この
場合のエッチングレートは、１０００オングストローム
／分程度である。 ＥＣＲプラズマ処理でスパッタエッチングする方法で
は、エッチングレートが小さく作業性が悪い。この場合
のエッチングレートは、８０オングストローム／分で程
度である。
【０００４】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、エッチングレートを小さくせ
ず、かつ、加工精度を悪くせずにＰｔ層をフォトリソグ
ラフィー技術で形成し得るようにした半導体装置の製造
方法を提供することを目的とするものである。
ためになされたもので、エッチングレートを小さくせ
ず、かつ、加工精度を悪くせずにＰｔ層をフォトリソグ
ラフィー技術で形成し得るようにした半導体装置の製造
方法を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の主面に第１の金属層及び該第１
の金属層の上面に白金（Ｐｔ）層を形成する第１の工程
と、該白金（Ｐｔ）層の上面に該Ｐｔ層を選択的に露出
させるマスクを形成する第２の工程と、次いで、該第２
の工程で露出したＰｔ層を酸素プラズマ処理によって、
該露出表面をＰｔＯ2層とする第３の工程と、次いで、
前記マスクを除去する第４の工程と、次いで、王水でエ
ッチング処理して前記ＰｔＯ2層が形成された以外のＰ
ｔ層を除去する第５の工程と、次いで、残されたＰｔ層
をマスクとして前記第１の金属層を除去する第６の工程
とを含むことを特徴とするものである。
造方法は、半導体基板の主面に第１の金属層及び該第１
の金属層の上面に白金（Ｐｔ）層を形成する第１の工程
と、該白金（Ｐｔ）層の上面に該Ｐｔ層を選択的に露出
させるマスクを形成する第２の工程と、次いで、該第２
の工程で露出したＰｔ層を酸素プラズマ処理によって、
該露出表面をＰｔＯ2層とする第３の工程と、次いで、
前記マスクを除去する第４の工程と、次いで、王水でエ
ッチング処理して前記ＰｔＯ2層が形成された以外のＰ
ｔ層を除去する第５の工程と、次いで、残されたＰｔ層
をマスクとして前記第１の金属層を除去する第６の工程
とを含むことを特徴とするものである。
【０００６】
【発明の実施の形態】以下に、本発明の実施の形態及び
実施例を図１を参照して詳細に説明する。まず、図１の
（ａ）に示すように、シリコン基板１上にＴａ層２を形
成し、その上にＰｔ層３を形成する。次いで、フォトレ
ジスト４を塗布し、Ｐｔ層３の残したい部分のみに対応
させてフォトレジスト４を除去する。
実施例を図１を参照して詳細に説明する。まず、図１の
（ａ）に示すように、シリコン基板１上にＴａ層２を形
成し、その上にＰｔ層３を形成する。次いで、フォトレ
ジスト４を塗布し、Ｐｔ層３の残したい部分のみに対応
させてフォトレジスト４を除去する。
【０００７】次いで、Ｏ2（酸素）プラズマ処理でＰｔ
層３露出表面を処理する（ｂ）。この時の処理条件の一
例を示せば次の通りである。 真空度：０．６Ｔｏｒｒ，電力：２００Ｗ，処理
時間：３〜５分、酸素流量：１リットル／分 上記の処理によってＰｔ層３の表面にＰｔＯ2層が形成
される。ところで、Ｐｔ層３の表面をごく薄いＰｔＯ2
層にすることで、王水によりエッチングされない性質を
各種の実験の中から見出した。かかるＰｔＯ2層が王水
に不溶である特性がこの発明の特徴点である。
層３露出表面を処理する（ｂ）。この時の処理条件の一
例を示せば次の通りである。 真空度：０．６Ｔｏｒｒ，電力：２００Ｗ，処理
時間：３〜５分、酸素流量：１リットル／分 上記の処理によってＰｔ層３の表面にＰｔＯ2層が形成
される。ところで、Ｐｔ層３の表面をごく薄いＰｔＯ2
層にすることで、王水によりエッチングされない性質を
各種の実験の中から見出した。かかるＰｔＯ2層が王水
に不溶である特性がこの発明の特徴点である。
【０００８】次に、フォトレジスト４を剥離する
（ｃ）。次いで、今までフォトレジスト４で覆われてい
たＰｔ層３をＰｔＯ2（酸化白金）層をマスクとして王
水によりエッチング処理する（ｄ）、（ｅ）。
（ｃ）。次いで、今までフォトレジスト４で覆われてい
たＰｔ層３をＰｔＯ2（酸化白金）層をマスクとして王
水によりエッチング処理する（ｄ）、（ｅ）。
【０００９】次いで、残されたＰｔＯ2が表面に形成さ
れた部位のＰｔ層３をマスクとしてＣＦ4（カーボンフ
ロライド）プラズマ処理によりＴａ層２をエッチングす
る（ｆ）。この時の処理条件の一例を示せば次の通りで
ある。 真空度：０．４Ｔｏｒｒ，電力：３００Ｗ，酸素
濃度：５％，ＣＦ4：９５％，流量：１リットル／
分 上記の処理によってＰｔ層３、Ｔａ層２が残される
（ｇ）。なお、図１の（ａ）の工程でフォトレジスト４
を使用したが、該フォトレジスト４以外に（ｂ）の工程
でのＯ2プラズマ処理に耐える（約１００℃）材料でマ
スキング、例えば耐熱性粘着テープでマスクしても良
い。
れた部位のＰｔ層３をマスクとしてＣＦ4（カーボンフ
ロライド）プラズマ処理によりＴａ層２をエッチングす
る（ｆ）。この時の処理条件の一例を示せば次の通りで
ある。 真空度：０．４Ｔｏｒｒ，電力：３００Ｗ，酸素
濃度：５％，ＣＦ4：９５％，流量：１リットル／
分 上記の処理によってＰｔ層３、Ｔａ層２が残される
（ｇ）。なお、図１の（ａ）の工程でフォトレジスト４
を使用したが、該フォトレジスト４以外に（ｂ）の工程
でのＯ2プラズマ処理に耐える（約１００℃）材料でマ
スキング、例えば耐熱性粘着テープでマスクしても良
い。
【００１０】また、上記の説明ではＰｔ層３とシリコン
基板１との間はＴａ層２としたが、他の金属層でも良
い。さらに、上記（ｆ）のＴｉ（チタン）工程でＣＦ4
プラズマ処理でＰｔ層３の下のＴａ層２を除去したが、
これは湿式でのエッチング除去でも良い。
基板１との間はＴａ層２としたが、他の金属層でも良
い。さらに、上記（ｆ）のＴｉ（チタン）工程でＣＦ4
プラズマ処理でＰｔ層３の下のＴａ層２を除去したが、
これは湿式でのエッチング除去でも良い。
【００１１】
【発明の効果】上記のように本発明の半導体装置の製造
方法では、王水によるエッチングであるため、エッチン
グレートが大きく、かつ、Ｐｔ層をマスクとしているの
で、剥がれ等も生じることがなく作業性が良い等の優れ
た効果がある。
方法では、王水によるエッチングであるため、エッチン
グレートが大きく、かつ、Ｐｔ層をマスクとしているの
で、剥がれ等も生じることがなく作業性が良い等の優れ
た効果がある。
【図１】本発明の半導体装置の製造方法を説明するため
の工程図である。
の工程図である。
【図２】従来の半導体装置の製造方法を説明するための
工程図である。
工程図である。
１ シリコン基板 ２ タンタル（Ｔａ）層 ３ 白金（Ｐｔ）層 ４ フォトレジスト層
Claims (4)
- 【請求項１】 半導体基板の主面に第１の金属層及び該
第１の金属層の上面に白金（Ｐｔ）層を形成する第１の
工程と、 該Ｐｔ層の上面に該Ｐｔ層を選択的に露出させるマスク
を形成する第２の工程と、 次いで、該第２の工程で露出したＰｔ層を酸素プラズマ
処理によって、該露出表面をＰｔＯ2層とする第３の工
程と、 次いで、前記マスクを除去する第４の工程と、 次いで、王水でエッチング処理して前記ＰｔＯ2層が形
成された以外のＰｔ層を除去する第５の工程と、 次いで、残されたＰｔ層をマスクとして前記第１の金属
層を除去する第６の工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の金属層がタンタル（Ｔａ）若
しくはチタン（Ｔｉ）であることを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 前記第２の工程で形成するマスクは、フ
ォトレジストによって形成されることを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第６の工程で、第１の金属層をカー
ボンフロライド（ＣＦ4）プラズマ処理で除去すること
を特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35086095A JPH09181081A (ja) | 1995-12-26 | 1995-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35086095A JPH09181081A (ja) | 1995-12-26 | 1995-12-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181081A true JPH09181081A (ja) | 1997-07-11 |
Family
ID=18413385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35086095A Pending JPH09181081A (ja) | 1995-12-26 | 1995-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181081A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337238B1 (en) * | 1996-12-11 | 2002-01-08 | Fujitsu Limited | Semiconductor device having a dielectric film and a fabrication process thereof |
| JP2002521814A (ja) * | 1998-07-23 | 2002-07-16 | サーフィス テクノロジー システムズ ピーエルシー | 異方性エッチングのための方法と装置 |
-
1995
- 1995-12-26 JP JP35086095A patent/JPH09181081A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337238B1 (en) * | 1996-12-11 | 2002-01-08 | Fujitsu Limited | Semiconductor device having a dielectric film and a fabrication process thereof |
| JP2002521814A (ja) * | 1998-07-23 | 2002-07-16 | サーフィス テクノロジー システムズ ピーエルシー | 異方性エッチングのための方法と装置 |
| JP4698024B2 (ja) * | 1998-07-23 | 2011-06-08 | サーフィス テクノロジー システムズ ピーエルシー | 異方性エッチングのための方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03156927A (ja) | アルミ・メタライゼーションのパターン形成方法 | |
| EP0488540A1 (en) | Method for etching a pattern in a layer of gold | |
| JP3511802B2 (ja) | 金属配線の形成方法 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JP2001196377A (ja) | 半導体装置の製造方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPH04348035A (ja) | 配線形成方法 | |
| JPS63197377A (ja) | 非晶質シリコン薄膜トランジスタの製造方法 | |
| JPH07263426A (ja) | 積層配線のドライエッチング方法 | |
| JPH09162161A (ja) | 金属パターンの製造方法 | |
| JPH07201856A (ja) | 銅配線の形成方法 | |
| JPH06318573A (ja) | 高融点金属のエッチング方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JP3387034B2 (ja) | 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH10178018A (ja) | 半導体装置の製造方法 | |
| JPH0536684A (ja) | 半導体装置の製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPS6312138A (ja) | 銅のパタ−ニング方法 | |
| JPH1187262A (ja) | 半導体装置及びその製造方法 | |
| JPH0485823A (ja) | 半導体装置の製造方法 | |
| JPS63148638A (ja) | 半導体装置の製造方法 | |
| JPS6122031B2 (ja) |