JPH04307737A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04307737A JPH04307737A JP7136691A JP7136691A JPH04307737A JP H04307737 A JPH04307737 A JP H04307737A JP 7136691 A JP7136691 A JP 7136691A JP 7136691 A JP7136691 A JP 7136691A JP H04307737 A JPH04307737 A JP H04307737A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- film
- plated
- interconnections
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000007747 plating Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 239000009719 polyimide resin Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 14
- 239000010931 gold Substances 0.000 abstract description 14
- 229910052737 gold Inorganic materials 0.000 abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010936 titanium Substances 0.000 abstract description 10
- 229910052719 titanium Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000000992 sputter etching Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 239000003960 organic solvent Substances 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electroplating Methods And Accessories (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にテープキャリア式半導体集積回路に用いられ
る金めっき配線の形成に関するものである。
関し、特にテープキャリア式半導体集積回路に用いられ
る金めっき配線の形成に関するものである。
【０００２】
【従来の技術】従来技術による金めっき配線の形成方法
について説明する。
について説明する。
【０００３】拡散および下地配線の形成工程が終了した
のち、全面に電解めっきの際の電流路および金属めっき
膜形成領域の下地膜となる金属導電膜を堆積する。
のち、全面に電解めっきの際の電流路および金属めっき
膜形成領域の下地膜となる金属導電膜を堆積する。
【０００４】つぎにフォトレジストをマスクとして金属
導電膜を電流路とする電解めっきにより金属めっき膜を
形成する。
導電膜を電流路とする電解めっきにより金属めっき膜を
形成する。
【０００５】そのあとフォトレジストを除去し、金属め
っき膜をマスクとして露出した不要の金属導電膜をエッ
チングして金めっき配線が完成する。
っき膜をマスクとして露出した不要の金属導電膜をエッ
チングして金めっき配線が完成する。
【０００６】
【発明が解決しようとする課題】従来技術による金属め
っき膜の形成方法では、めっきの際のマスクとして断面
形状が順テーパーのフォトレジストを用いているので、
金属めっき膜の断面形状が逆テーパーになってしまう。
っき膜の形成方法では、めっきの際のマスクとして断面
形状が順テーパーのフォトレジストを用いているので、
金属めっき膜の断面形状が逆テーパーになってしまう。
【０００７】そのため金属めっき膜の投影面積が拡大し
、配線パターンの微細化を非常に困難にしていた。
、配線パターンの微細化を非常に困難にしていた。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面にめっきの際の電流路と
なる金属導電膜を堆積する工程と、前記金属導電膜上に
フォトレジストパターンを形成する工程と、全面にポリ
イミド系樹脂を塗布したのち異方性エッチングによりエ
ッチバックして前記フォトレジストパターンの表面を露
出させる工程と、前記フォトレジストパターンを除去し
てから前記ポリイミド系樹脂をマスクとして電解めっき
により金属めっき膜を形成する工程と、前記ポリイミド
系樹脂を除去したのち金属めっき膜をマスクとして露出
した前記金属導電膜をエッチングする工程を含むもので
ある。
造方法は、半導体基板の一主面にめっきの際の電流路と
なる金属導電膜を堆積する工程と、前記金属導電膜上に
フォトレジストパターンを形成する工程と、全面にポリ
イミド系樹脂を塗布したのち異方性エッチングによりエ
ッチバックして前記フォトレジストパターンの表面を露
出させる工程と、前記フォトレジストパターンを除去し
てから前記ポリイミド系樹脂をマスクとして電解めっき
により金属めっき膜を形成する工程と、前記ポリイミド
系樹脂を除去したのち金属めっき膜をマスクとして露出
した前記金属導電膜をエッチングする工程を含むもので
ある。
【０００９】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｅ）を参照して説明する。
〜（ｅ）を参照して説明する。
【００１０】はじめに図１（ａ）に示すように、拡散層
形成済みの半導体基板１に酸化シリコン膜２を形成し、
全面に電解めっきの際の電流路および金属めっき膜形成
領域の下地膜となる金属導電膜３を堆積する。ここで金
属導電膜３は下地との密着強度を高めるための厚さ０．
１μｍのチタン膜と、金めっきを成長させるための下地
膜となる厚さ０．１μｍの金膜との２層構造になってい
る。
形成済みの半導体基板１に酸化シリコン膜２を形成し、
全面に電解めっきの際の電流路および金属めっき膜形成
領域の下地膜となる金属導電膜３を堆積する。ここで金
属導電膜３は下地との密着強度を高めるための厚さ０．
１μｍのチタン膜と、金めっきを成長させるための下地
膜となる厚さ０．１μｍの金膜との２層構造になってい
る。
【００１１】金めっき配線を形成する領域にフォトレジ
ストを形成し、１５０℃の窒素雰囲気で３０分間熱処理
して、順テーパー状の断面構造をもつ厚さ１０μｍのフ
ォトレジストパターン４を形成する。
ストを形成し、１５０℃の窒素雰囲気で３０分間熱処理
して、順テーパー状の断面構造をもつ厚さ１０μｍのフ
ォトレジストパターン４を形成する。
【００１２】つぎに図１（ｂ）に示すように、フォトレ
ジストパターン４の上からポリイミド樹脂を塗布し、１
００℃の窒素雰囲気で３０分間、１回目の熱処理をした
のち異方性のドライエッチングによりエッチバックして
フォトレジストパターン４の表面を露出させ、１５０℃
の窒素雰囲気で３０分間、２回目の熱処理をして厚さ８
μｍのポリイミド樹脂膜５を形成する。
ジストパターン４の上からポリイミド樹脂を塗布し、１
００℃の窒素雰囲気で３０分間、１回目の熱処理をした
のち異方性のドライエッチングによりエッチバックして
フォトレジストパターン４の表面を露出させ、１５０℃
の窒素雰囲気で３０分間、２回目の熱処理をして厚さ８
μｍのポリイミド樹脂膜５を形成する。
【００１３】つぎに図１（ｃ）に示すように、有機系溶
剤によりフォトレジストパターン４のみを剥離して金属
導電膜３の一部を露出させる。ここでポリイミド樹脂膜
５による開口部の断面が逆テーパー形状になっためっき
用のマスクが完成する。
剤によりフォトレジストパターン４のみを剥離して金属
導電膜３の一部を露出させる。ここでポリイミド樹脂膜
５による開口部の断面が逆テーパー形状になっためっき
用のマスクが完成する。
【００１４】つぎに図１（ｄ）に示すように、金属導電
膜３を電流路としポリイミド樹脂膜５をマスクとして金
めっきすることにより、厚さ６μｍの金めっき配線６を
形成する。この金めっき配線６は、断面形状が順テーパ
ーなので隣接する金めっき配線６同志がめっきの成長に
より接触することはない。
膜３を電流路としポリイミド樹脂膜５をマスクとして金
めっきすることにより、厚さ６μｍの金めっき配線６を
形成する。この金めっき配線６は、断面形状が順テーパ
ーなので隣接する金めっき配線６同志がめっきの成長に
より接触することはない。
【００１５】つぎに図１（ｅ）に示すように、ポリイミ
ド樹脂膜５をエッチングし、金めっき配線６をマスクと
して不要となった金属導電膜３をエッチングして素子部
が完成する。
ド樹脂膜５をエッチングし、金めっき配線６をマスクと
して不要となった金属導電膜３をエッチングして素子部
が完成する。
【００１６】このとき金属導電膜３の上層部の金膜およ
び下層部のチタン膜はイオンミリングにより連続的にエ
ッチングする。金めっき配線６の断面形状が順テーパー
状になっているので、配線６のエッジ部にエッチング残
りが発生することはない。隣接する金めっき配線相互を
完全に絶縁分離することが可能で金めっき配線を信頼性
良く安定して形成することができる。
び下層部のチタン膜はイオンミリングにより連続的にエ
ッチングする。金めっき配線６の断面形状が順テーパー
状になっているので、配線６のエッジ部にエッチング残
りが発生することはない。隣接する金めっき配線相互を
完全に絶縁分離することが可能で金めっき配線を信頼性
良く安定して形成することができる。
【００１７】つぎに本発明の第２の実施例について、図
２（ａ）〜（ｅ）を参照して説明する。
２（ａ）〜（ｅ）を参照して説明する。
【００１８】はじめに図２（ａ）に示すように、半導体
基板１に酸化シリコン膜２を形成してから下地膜として
酸化シリコン膜２との密着強度を高めるための厚さ０．
１μｍのチタン膜３ａおよび金めっきを成長させるため
の厚さ０．１μｍの金膜３ｂを堆積させる。
基板１に酸化シリコン膜２を形成してから下地膜として
酸化シリコン膜２との密着強度を高めるための厚さ０．
１μｍのチタン膜３ａおよび金めっきを成長させるため
の厚さ０．１μｍの金膜３ｂを堆積させる。
【００１９】金めっき配線を形成する領域にフォトレジ
ストを形成し、１５０℃の窒素雰囲気で３０分間熱処理
して、順テーパー状の断面構造をもつ厚さ１０μｍのフ
ォトレジストパターン４を形成する。
ストを形成し、１５０℃の窒素雰囲気で３０分間熱処理
して、順テーパー状の断面構造をもつ厚さ１０μｍのフ
ォトレジストパターン４を形成する。
【００２０】つぎにフォトレジストパターン４をマスク
として純水で２〜５倍に希釈した王水の水溶液で金膜３
ｂをエッチングする。このときチタン膜３ａがストッパ
になる。
として純水で２〜５倍に希釈した王水の水溶液で金膜３
ｂをエッチングする。このときチタン膜３ａがストッパ
になる。
【００２１】つぎに図２（ｂ）に示すように、フォトレ
ジストパターン４の上からポリイミド樹脂を塗布し、１
００℃の窒素雰囲気で３０分間、１回目の熱処理をした
のち異方性のドライエッチングによりエッチバックして
フォトレジストパターン４の表面を露出させ、１５０℃
の窒素雰囲気で３０分間、２回目の熱処理をして厚さ８
μｍのポリイミド樹脂膜５を形成する。
ジストパターン４の上からポリイミド樹脂を塗布し、１
００℃の窒素雰囲気で３０分間、１回目の熱処理をした
のち異方性のドライエッチングによりエッチバックして
フォトレジストパターン４の表面を露出させ、１５０℃
の窒素雰囲気で３０分間、２回目の熱処理をして厚さ８
μｍのポリイミド樹脂膜５を形成する。
【００２２】つぎに図２（ｃ）に示すように、有機系溶
剤によりフォトレジストパターン４のみを剥離して金膜
３ｂの一部を露出させる。ここでポリイミド樹脂膜６に
よる開口部の断面が逆テーパー形状になっためっき用の
マスクが完成する。
剤によりフォトレジストパターン４のみを剥離して金膜
３ｂの一部を露出させる。ここでポリイミド樹脂膜６に
よる開口部の断面が逆テーパー形状になっためっき用の
マスクが完成する。
【００２３】つぎに図２（ｄ）に示すように、チタン膜
３ａを電流路としポリイミド樹脂膜５をマスクとして金
めっきすることにより、厚さ６μｍの金めっき配線６を
形成するこの金めっき配線６は、断面形状が順テーパー
なので隣接する金めっき配線６同志がめっきの成長によ
り接触することはない。
３ａを電流路としポリイミド樹脂膜５をマスクとして金
めっきすることにより、厚さ６μｍの金めっき配線６を
形成するこの金めっき配線６は、断面形状が順テーパー
なので隣接する金めっき配線６同志がめっきの成長によ
り接触することはない。
【００２４】つぎに図２（ｅ）に示すように、ポリイミ
ド樹脂膜５をエッチングし、金めっき配線６をマスクと
して不要となったチタン膜３ａをエッチングして素子部
が完成する。
ド樹脂膜５をエッチングし、金めっき配線６をマスクと
して不要となったチタン膜３ａをエッチングして素子部
が完成する。
【００２５】ここで上層にあった金膜３ｂは既にエッチ
ングされているので、チタン膜３ａは過酸化水素系の水
溶液で容易にエッチングすることができる。イオンミリ
ングを用いないので、金めっき配線６の側面に反応生成
物が付着するすることがなく、隣接する金めっき配線６
を絶縁分離することができる。さらにイオンミリングを
用いないので金めっき配線６が損傷を受けることもない
。
ングされているので、チタン膜３ａは過酸化水素系の水
溶液で容易にエッチングすることができる。イオンミリ
ングを用いないので、金めっき配線６の側面に反応生成
物が付着するすることがなく、隣接する金めっき配線６
を絶縁分離することができる。さらにイオンミリングを
用いないので金めっき配線６が損傷を受けることもない
。
【００２６】本実施例では金めっき配線を用いたが、銅
やそのほかの金属のめっき配線に適用しても同様の効果
を得ることができる。
やそのほかの金属のめっき配線に適用しても同様の効果
を得ることができる。
【００２７】
【発明の効果】逆テーパー状の断面をもつポリイミド樹
脂膜をマスクとしてめっきするので、金属めっき膜の断
面形状は順テーパーとなる。隣接する金めっき配線同志
がめっきの成長により接触することを防止する効果があ
る。
脂膜をマスクとしてめっきするので、金属めっき膜の断
面形状は順テーパーとなる。隣接する金めっき配線同志
がめっきの成長により接触することを防止する効果があ
る。
【００２８】また金めっき配線をマスクとしてイオンミ
リングにより異方的にエッチングする際に金めっき配線
の断面形状が順テーパーとなっているので金めっき配線
のエッジ部にエッチング残りが発生することがない。そ
れぞれの金めっき配線を完全に絶縁分離することが可能
で、金めっき配線を信頼性良く安定して形成できる効果
がある。
リングにより異方的にエッチングする際に金めっき配線
の断面形状が順テーパーとなっているので金めっき配線
のエッジ部にエッチング残りが発生することがない。そ
れぞれの金めっき配線を完全に絶縁分離することが可能
で、金めっき配線を信頼性良く安定して形成できる効果
がある。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
１ 半導体基板
２ 酸化シリコン膜
３ 金属導電膜
３ａ チタン膜
３ｂ 金膜
４ フォトレジストパターン
５ ポリイミド樹脂膜
６ 金めっき配線
Claims (1)
- 【請求項１】 半導体基板の一主面にめっきの際の電
流路となる金属導電膜を堆積する工程と、前記金属導電
膜上にフォトレジストパターンを形成する工程と、全面
にポリイミド系樹脂を塗布したのち異方性エッチングに
よりエッチバックして前記フォトレジストパターンの表
面を露出させる工程と、前記フォトレジストパターンを
除去してから前記ポリイミド系樹脂をマスクとして電解
めっきにより金属めっき膜を形成する工程と、前記ポリ
イミド系樹脂を除去したのち金属めっき膜をマスクとし
て露出した前記金属導電膜をエッチングする工程を含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136691A JPH04307737A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136691A JPH04307737A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307737A true JPH04307737A (ja) | 1992-10-29 |
Family
ID=13458436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7136691A Pending JPH04307737A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307737A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5462897A (en) * | 1993-02-01 | 1995-10-31 | International Business Machines Corporation | Method for forming a thin film layer |
| CN100357495C (zh) * | 2004-03-16 | 2007-12-26 | 中国科学院微电子研究所 | 电镀起镀层的制作方法 |
| CN104388994A (zh) * | 2014-10-09 | 2015-03-04 | 中国电子科技集团公司第五十五研究所 | 减小电镀层图形失真的方法 |
-
1991
- 1991-04-04 JP JP7136691A patent/JPH04307737A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5462897A (en) * | 1993-02-01 | 1995-10-31 | International Business Machines Corporation | Method for forming a thin film layer |
| CN100357495C (zh) * | 2004-03-16 | 2007-12-26 | 中国科学院微电子研究所 | 电镀起镀层的制作方法 |
| CN104388994A (zh) * | 2014-10-09 | 2015-03-04 | 中国电子科技集团公司第五十五研究所 | 减小电镀层图形失真的方法 |
| CN104388994B (zh) * | 2014-10-09 | 2017-10-24 | 中国电子科技集团公司第五十五研究所 | 减小电镀层图形失真的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
| JPH01315163A (ja) | 半導体集積回路装置の製造方法 | |
| US3836446A (en) | Semiconductor devices manufacture | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS59145537A (ja) | 半導体装置 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH04142745A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH02168625A (ja) | 多層配線構造体の製造方法 | |
| JPH0594985A (ja) | 半導体装置の製造方法 | |
| JPH0497532A (ja) | 半導体装置の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 |