JPH0485829A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0485829A JPH0485829A JP19880790A JP19880790A JPH0485829A JP H0485829 A JPH0485829 A JP H0485829A JP 19880790 A JP19880790 A JP 19880790A JP 19880790 A JP19880790 A JP 19880790A JP H0485829 A JPH0485829 A JP H0485829A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- photoresist
- electrode
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000007747 plating Methods 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 19
- 239000010936 titanium Substances 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の配線構造に関する。
［従来の技術］
従来の半導体装置及びその製造方法は、上層配線と下層
配線を接続するコンタクト部に電極膜があるため、コン
タクト部の接触抵抗が高く信頼性が低下した。
配線を接続するコンタクト部に電極膜があるため、コン
タクト部の接触抵抗が高く信頼性が低下した。
この事を従来の工程を追って説明すると、まず半導体基
板（３０１）上にメッキ用の第一の電極膜として、Ｔｉ
（３０２）とＰｔ （３０３）を形成し、第一のフォ
トレジスト（３０４）により、前記電極膜上に所望のパ
ターンを形成する。続いて、前記電極膜を用いてメッキ
を行い、前記第一のフォトレジストが存在しない部分に
第一のメッキ膜（３０５）を形成する。
板（３０１）上にメッキ用の第一の電極膜として、Ｔｉ
（３０２）とＰｔ （３０３）を形成し、第一のフォ
トレジスト（３０４）により、前記電極膜上に所望のパ
ターンを形成する。続いて、前記電極膜を用いてメッキ
を行い、前記第一のフォトレジストが存在しない部分に
第一のメッキ膜（３０５）を形成する。
次に、前記第一のフォトレジスト及び第一のメッキ膜上
に、所望のパターンをもった第二のフォトレジスト（３
０６）を形成する。そして、前記電極膜及び第一のメッ
キ膜を電極として、メッキを行い、前記第二のフォトレ
ジストが存在しない部分に、第二のメッキ膜（３０７）
を形成し、前記第一のフォトレジスト及び第二のフォト
レジストを除去する。更に前記第一のメッキ膜及び第二
のメッキ膜をマスクとして、前記第一の電極膜をエツチ
ングする。
に、所望のパターンをもった第二のフォトレジスト（３
０６）を形成する。そして、前記電極膜及び第一のメッ
キ膜を電極として、メッキを行い、前記第二のフォトレ
ジストが存在しない部分に、第二のメッキ膜（３０７）
を形成し、前記第一のフォトレジスト及び第二のフォト
レジストを除去する。更に前記第一のメッキ膜及び第二
のメッキ膜をマスクとして、前記第一の電極膜をエツチ
ングする。
次に、絶縁膜（３０８）を形成しエッチバックによって
平坦化する漬 続いて、前記絶縁膜と前記第二のメッキ膜上に電極膜と
して、第二の電極膜Ｐｔ（３１０）／Ｔｉ （３０９）
を形成する。更に、前記第二の電極膜上に、所望のパタ
ーンをもった第三のフォトレジスト（３１１）を形成し
、前記第二の電極膜を用いてメッキを行い、前記第三の
フォトレジストが存在しない部分に、第三のメッキ膜（
３１２）を形成する。最後に、前記第三のフォトレジス
トを除去布、前記第三のメッキ膜をマスクとして、前記
第二の電極膜をエツチングする。
平坦化する漬 続いて、前記絶縁膜と前記第二のメッキ膜上に電極膜と
して、第二の電極膜Ｐｔ（３１０）／Ｔｉ （３０９）
を形成する。更に、前記第二の電極膜上に、所望のパタ
ーンをもった第三のフォトレジスト（３１１）を形成し
、前記第二の電極膜を用いてメッキを行い、前記第三の
フォトレジストが存在しない部分に、第三のメッキ膜（
３１２）を形成する。最後に、前記第三のフォトレジス
トを除去布、前記第三のメッキ膜をマスクとして、前記
第二の電極膜をエツチングする。
以上が従来の工程である。
［発明が解決しようとする課題及び目的］しかし、前述
の従来技術では、上層配線と下層配線を接続するコンタ
クト部に於て、電極膜があり、Ａ ｕ ／ Ｐ ｔ ／
Ｔ ｉ ／ Ａ ｕ構造となるため、コンタクト抵抗
が高くなり、信頼性が低下するという課題があった。
の従来技術では、上層配線と下層配線を接続するコンタ
クト部に於て、電極膜があり、Ａ ｕ ／ Ｐ ｔ ／
Ｔ ｉ ／ Ａ ｕ構造となるため、コンタクト抵抗
が高くなり、信頼性が低下するという課題があった。
そこで、本発明はこのような課題点を解決するもので、
その目的とするところは、第二の電極膜を形成した際、
コンタクト部上の電極膜をエツチングして、第二層目配
線をメッキする為、コンタクト部がＡ ｕ ／ Ａ ｕ
接触になり、よって、コンタクト抵抗が低下し、より信
頼性の高い配線層を形成するところにある。
その目的とするところは、第二の電極膜を形成した際、
コンタクト部上の電極膜をエツチングして、第二層目配
線をメッキする為、コンタクト部がＡ ｕ ／ Ａ ｕ
接触になり、よって、コンタクト抵抗が低下し、より信
頼性の高い配線層を形成するところにある。
［課題を解決するための手段］
本発明の半導体装置は
メッキ法を用いて形成した複数の配線層を有する半導体
装置に於て、上層配線と下層配線を接続するコンタクト
部に於て、電極膜がなく、配線の主材料接触になること
を特徴とする。
装置に於て、上層配線と下層配線を接続するコンタクト
部に於て、電極膜がなく、配線の主材料接触になること
を特徴とする。
また、本発明の半導体装置の製造方法は、ａ）半導体基
板上にメッキ用の第一の電極膜として、ＴｉとＰｔを形
成する工程と、 ｂ）第一のフォトレジストにより、前記第一の電極膜に
所望のパターンを形成する工程と、Ｃ）前記第一の電極
膜を電極として、メッキを行い、前記第一のフォトレジ
ストが存在しない部分に、第一のメッキ膜を形成する工
程と、ｄ）前記第一のフォトレジスト及び第一のメッキ
膜上に、所望のパターンをもった第二のフォトレジスト
を形成する工程と、 ｅ）前記第一の電極膜及び第一のメッキ膜を電極として
、メッキを行い、前記第二のフォトレジストが存在しな
い部分に、第二のメッキ膜を形成する工程と、 ｆ）前記第一のフォトレジスト及び第二のフォトレジス
トを除去する工程と、 ｇ）前記第一のメッキ膜及び第二のメッキ膜をマスクと
して、前記第一の電極膜をエツチングする工程と、 ｈ）平坦化された絶縁膜を形成する工程と、ｉ）前記絶
縁膜と前記第二のメッキ膜上に電極として、第二の電極
膜ＴｉとＰｔを形成する工程と、 ｊ）コンタクト部上の、前記第二の電極膜をフォトエツ
チングする工程と、 ｋ）前記第二の電極膜上に、所望のパターンをもった第
三のフォトレジストを形成する工程と、１）前記第二の
電極膜を電極としてメッキを行い、前記第三のフォトレ
ジストが存在しない部分に、第三のメッキ膜を形成する
工程と、ｍ）前記第三のフォトレジストを除去する工程
と、 ｎ）前記第三のメッキ膜をマスクとして、前記第二の電
極膜をエツチングする工程を有することを特徴とする。
板上にメッキ用の第一の電極膜として、ＴｉとＰｔを形
成する工程と、 ｂ）第一のフォトレジストにより、前記第一の電極膜に
所望のパターンを形成する工程と、Ｃ）前記第一の電極
膜を電極として、メッキを行い、前記第一のフォトレジ
ストが存在しない部分に、第一のメッキ膜を形成する工
程と、ｄ）前記第一のフォトレジスト及び第一のメッキ
膜上に、所望のパターンをもった第二のフォトレジスト
を形成する工程と、 ｅ）前記第一の電極膜及び第一のメッキ膜を電極として
、メッキを行い、前記第二のフォトレジストが存在しな
い部分に、第二のメッキ膜を形成する工程と、 ｆ）前記第一のフォトレジスト及び第二のフォトレジス
トを除去する工程と、 ｇ）前記第一のメッキ膜及び第二のメッキ膜をマスクと
して、前記第一の電極膜をエツチングする工程と、 ｈ）平坦化された絶縁膜を形成する工程と、ｉ）前記絶
縁膜と前記第二のメッキ膜上に電極として、第二の電極
膜ＴｉとＰｔを形成する工程と、 ｊ）コンタクト部上の、前記第二の電極膜をフォトエツ
チングする工程と、 ｋ）前記第二の電極膜上に、所望のパターンをもった第
三のフォトレジストを形成する工程と、１）前記第二の
電極膜を電極としてメッキを行い、前記第三のフォトレ
ジストが存在しない部分に、第三のメッキ膜を形成する
工程と、ｍ）前記第三のフォトレジストを除去する工程
と、 ｎ）前記第三のメッキ膜をマスクとして、前記第二の電
極膜をエツチングする工程を有することを特徴とする。
［作用］
本発明上記の構成によれば、第二の電極膜を形成後、コ
ンタクト部上の電極膜をエツチングして、第二層目配線
をメッキするため、コンタクト部がＡ ｕ ／ Ａ ｕ
の接触となり、よって、コンタクト抵抗が低下し、より
信頼性の高い半導体装置を構成できる。
ンタクト部上の電極膜をエツチングして、第二層目配線
をメッキするため、コンタクト部がＡ ｕ ／ Ａ ｕ
の接触となり、よって、コンタクト抵抗が低下し、より
信頼性の高い半導体装置を構成できる。
［実施例］
本発明の半導体装置は、第１図に示される構造をしてい
る。
る。
１０１はＳｉ基板、１０２はチタン（Ｔｉ）、１０３は
白金（Ｐｔ）、１０４は第一のレジスト、１０５は金（
Ａｕ）、１０６は第二のレジスト、１０７は金（Ａｕ）
、１０８は絶縁膜（ＳｉＯ２）、１０９はチタン（Ｔｉ
）、１１０は白金（Ｐｔ）、１１１は第三のレジスト
１１２は金（Ａｕ）である。以下詳細は図を追いながら
説明していく。
白金（Ｐｔ）、１０４は第一のレジスト、１０５は金（
Ａｕ）、１０６は第二のレジスト、１０７は金（Ａｕ）
、１０８は絶縁膜（ＳｉＯ２）、１０９はチタン（Ｔｉ
）、１１０は白金（Ｐｔ）、１１１は第三のレジスト
１１２は金（Ａｕ）である。以下詳細は図を追いながら
説明していく。
まず、Ｓｉ基板（２０１）の表面全体にＴｉ（２０２）
（１５０人）を形成し、ざらにＰｔ （２０３）（１０
００人）を形成する。（第２図（ａ）次いで、フォトレ
ジスト（２０４）により、前記電極膜上に、所望のパタ
ーンを形成する。（第２図（ｂ）） 更に、電極膜のＰ
ｔ／Ｔｉを電極として、メッキ液温度６０℃の条件下で
金メッキを行い、フォトレジストが存在しない部分に、
膜厚５０００人のメッキ（Ａｕ）膜（２０５）を形成す
る。（第２図（Ｃ）） 次に、第一のフォトレジストと第一のメッキ（Ａｕ）膜
上に、所望のパターンをもった、第二のフォトレジスト
（２０８）を形成する。（第２図（ｄ）） ここで、更に第一の電極膜と第一のメッキ（ＡＵ）膜を
電極として金メッキを行い、第二のフォトレジストが存
在しない部分に、第二のメッキ（Ａｕ）膜（２０７）５
０００人を形成し、（第２図（ｅ））第一のフォトレジ
スト及び第二のフォトレジストを除去する。（第２図（
ｆ））そして、第一のメッキ（Ａｕ）膜及び第二のメッ
キ（Ａｕ）膜をマスクとして、第一の電極膜Ｐ ｔ ／
Ｔ ｉをエツチングする。（第２図（ｇ）） 次に、絶縁膜としてＳｉＯ２（２０８）を形成し、さら
にＳＯＧを塗布してエツチングバッグによって平坦化す
る。（第２図（ｈ）） さらに、前記絶縁膜上及び第二のメッキ（Ａｕ）膜上に
、第二の電極膜としてＰ ｔ ／ Ｔ ｉを形成する。
（１５０人）を形成し、ざらにＰｔ （２０３）（１０
００人）を形成する。（第２図（ａ）次いで、フォトレ
ジスト（２０４）により、前記電極膜上に、所望のパタ
ーンを形成する。（第２図（ｂ）） 更に、電極膜のＰ
ｔ／Ｔｉを電極として、メッキ液温度６０℃の条件下で
金メッキを行い、フォトレジストが存在しない部分に、
膜厚５０００人のメッキ（Ａｕ）膜（２０５）を形成す
る。（第２図（Ｃ）） 次に、第一のフォトレジストと第一のメッキ（Ａｕ）膜
上に、所望のパターンをもった、第二のフォトレジスト
（２０８）を形成する。（第２図（ｄ）） ここで、更に第一の電極膜と第一のメッキ（ＡＵ）膜を
電極として金メッキを行い、第二のフォトレジストが存
在しない部分に、第二のメッキ（Ａｕ）膜（２０７）５
０００人を形成し、（第２図（ｅ））第一のフォトレジ
スト及び第二のフォトレジストを除去する。（第２図（
ｆ））そして、第一のメッキ（Ａｕ）膜及び第二のメッ
キ（Ａｕ）膜をマスクとして、第一の電極膜Ｐ ｔ ／
Ｔ ｉをエツチングする。（第２図（ｇ）） 次に、絶縁膜としてＳｉＯ２（２０８）を形成し、さら
にＳＯＧを塗布してエツチングバッグによって平坦化す
る。（第２図（ｈ）） さらに、前記絶縁膜上及び第二のメッキ（Ａｕ）膜上に
、第二の電極膜としてＰ ｔ ／ Ｔ ｉを形成する。
このときＴｉ （２０９）（１５０人）、 Ｐｔ（２
１０）（１０００人）とする。（第２図（ｉ））続いて
、フォトエツチングによって前記Ｐｔ／Ｔｉをエツチン
グして、第二のメッキ（Ａｕ）膜上にコンタクト部を設
ける。（第２図（ｊ））次に、第二の電極膜上に、所望
のパターンをもった第三のフォトレジスト（２１１）を
形成する。
１０）（１０００人）とする。（第２図（ｉ））続いて
、フォトエツチングによって前記Ｐｔ／Ｔｉをエツチン
グして、第二のメッキ（Ａｕ）膜上にコンタクト部を設
ける。（第２図（ｊ））次に、第二の電極膜上に、所望
のパターンをもった第三のフォトレジスト（２１１）を
形成する。
（第２図（ｋ））そして、第二の電極膜を電極として金
メッキを行い、第三のフォトレジストが存在しない部分
に第三のメッキ（Ａｕ）膜（２１２）５０００人を形成
する。（第２図（１））最後に、第三のフォトレジスト
を除去しく第２図（ｍ））、前記第三のメッキ（Ａｕ）
膜をマスクとして、前記第二の電極膜をエツチングする
。
メッキを行い、第三のフォトレジストが存在しない部分
に第三のメッキ（Ａｕ）膜（２１２）５０００人を形成
する。（第２図（１））最後に、第三のフォトレジスト
を除去しく第２図（ｍ））、前記第三のメッキ（Ａｕ）
膜をマスクとして、前記第二の電極膜をエツチングする
。
（第２図（ｎ））
こうしてできあがった本発明半導体装置は、従来の半導
体装置に比べると、上層配線と下層配線を接続するコン
タクト部に於て、電極膜がなく、Ａ ｕ ／ Ａ ｕ接
触になる為、従来よりコンタクト抵抗を低く抑えること
ができる。
体装置に比べると、上層配線と下層配線を接続するコン
タクト部に於て、電極膜がなく、Ａ ｕ ／ Ａ ｕ接
触になる為、従来よりコンタクト抵抗を低く抑えること
ができる。
また、メッキを行う場合、他の金属、例えば（Ｃｕ）で
もメッキ膜形成は可能である。
もメッキ膜形成は可能である。
［発明の効果］
以上述べた本発明によれば、従来の構造に比べて、コン
タクト抵抗が抑えられ、より信頼性の優れた半導体装置
を提供できる。
タクト抵抗が抑えられ、より信頼性の優れた半導体装置
を提供できる。
第１図は、本発明の半導体装置を示す主要断面図。
第２図（ａ）〜（ｎ）は、本発明の半導体装置の製造工
程の断面図。 第３図は、従来の半導体装置を示す断面図。 １０１、２０１． １０２、２０２． １０３、２０３． １０４、２０４． １０５、２０５． １０６、２０６． １０７、２０７． １０８、２０８． １０９、２０９． １１０、２１０． １１１、２１１． １１２、２１２． ３０１ ・ ３０２ ・ ３０３ ・ ３０４ ・ ３０５ ・ ３０６ ・ ３０７ ・ ３０Ｂ ・ ３０９ ・ ３１０ ・ ３１１ ・ ３１２ ・ ・Ｓｉ基板 ・チタン（Ｔｉ） ・白金（Ｐｔ） ・レジスト ・メッキ（Ａｕ ） ・レジスト ・メッキ（Ａｕ） 二酸化珪素 ・チタン（Ｔｉ） ・白金（Ｐｔ） ・レジスト ・メッキ（Ａｕ ） 第２図 第２図
程の断面図。 第３図は、従来の半導体装置を示す断面図。 １０１、２０１． １０２、２０２． １０３、２０３． １０４、２０４． １０５、２０５． １０６、２０６． １０７、２０７． １０８、２０８． １０９、２０９． １１０、２１０． １１１、２１１． １１２、２１２． ３０１ ・ ３０２ ・ ３０３ ・ ３０４ ・ ３０５ ・ ３０６ ・ ３０７ ・ ３０Ｂ ・ ３０９ ・ ３１０ ・ ３１１ ・ ３１２ ・ ・Ｓｉ基板 ・チタン（Ｔｉ） ・白金（Ｐｔ） ・レジスト ・メッキ（Ａｕ ） ・レジスト ・メッキ（Ａｕ） 二酸化珪素 ・チタン（Ｔｉ） ・白金（Ｐｔ） ・レジスト ・メッキ（Ａｕ ） 第２図 第２図
Claims (1)
- 【特許請求の範囲】 １）メッキ法を用いて形成した複数の配線層を有する半
導体装置に於て、上層配線と下層配線を接続するコンタ
クト部に於て、電極膜がなく、配線の主材料接触になる
ことを特徴とする半導体装置。 ２） ａ）半導体基板上にメッキ用の第一の電極膜として、Ｔ
ｉとＰｔを形成する工程と、 ｂ）第一のフォトレジストにより、前記第一の電極膜に
所望のパターンを形成する工程と、ｃ）前記第一の電極
膜を電極として、メッキを行い、前記第一のフォトレジ
ストが存在しない部分に、第一のメッキ膜を形成する工
程と、 ｄ）前記第一のフォトレジスト及び第一のメッキ膜上に
、所望のパターンをもった第二のフォトレジストを形成
する工程と、 ｅ）前記第一の電極膜及び第一のメッキ膜を電極として
、メッキを行い、前記第二のフォトレジストが存在しな
い部分に、第二のメッキ膜を形成する工程と、 ｆ）前記第一のフォトレジスト及び第二のフォトレジス
トを除去する工程と、 ｇ）前記第一のメッキ膜及び第二のメッキ膜をマスクと
して、前記第一の電極膜をエッチングする工程と、 ｈ）平坦化された絶縁膜を形成する工程と、ｉ）前記絶
縁膜と前記第二のメッキ膜上に電極として、第二の電極
膜ＴｉとＰｔを形成する工程と、 ｊ）コンタクト部上の、前記第二の電極膜をフォトエッ
チングする工程と、 ｋ）前記第二の電極膜上に、所望のパターンをもった第
三のフォトレジストを形成する工程と、ｌ）前記第二の
電極膜を電極としてメッキを行い、前記第三のフォトレ
ジストが存在しない部分に、第三のメッキ膜を形成する
工程と、 ｍ）前記第三のフォトレジストを除去する工程と、 ｎ）前記第三のメッキ膜をマスクとして、前記第二の電
極膜をエッチングする工程を有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19880790A JPH0485829A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19880790A JPH0485829A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485829A true JPH0485829A (ja) | 1992-03-18 |
Family
ID=16397238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19880790A Pending JPH0485829A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485829A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556814A (en) * | 1994-03-28 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method of forming wirings for integrated circuits by electroplating |
| JP2008047579A (ja) * | 2006-08-11 | 2008-02-28 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009266995A (ja) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2011159869A (ja) * | 2010-02-02 | 2011-08-18 | Nec Corp | 半導体装置の積層構造体とその製造方法 |
| CN102513460A (zh) * | 2011-12-16 | 2012-06-27 | 大连三高科技发展有限公司 | 扩径式钢管端部定径机 |
-
1990
- 1990-07-26 JP JP19880790A patent/JPH0485829A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556814A (en) * | 1994-03-28 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method of forming wirings for integrated circuits by electroplating |
| JP2008047579A (ja) * | 2006-08-11 | 2008-02-28 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009266995A (ja) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2011159869A (ja) * | 2010-02-02 | 2011-08-18 | Nec Corp | 半導体装置の積層構造体とその製造方法 |
| CN102513460A (zh) * | 2011-12-16 | 2012-06-27 | 大连三高科技发展有限公司 | 扩径式钢管端部定径机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPH0587973B2 (ja) | ||
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH04139860A (ja) | 半導体装置 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 |