JPS601862A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS601862A JPS601862A JP58110519A JP11051983A JPS601862A JP S601862 A JPS601862 A JP S601862A JP 58110519 A JP58110519 A JP 58110519A JP 11051983 A JP11051983 A JP 11051983A JP S601862 A JPS601862 A JP S601862A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- implanted
- low temperature
- short time
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/12—Improving ICE efficiencies
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＭＯ８型Ｂ”ＢＴの製造方法に関する。特に
、相補型ＭＯ８・ＦＥＴからなる高集積度ＬＳＩにおい
て有効である。
、相補型ＭＯ８・ＦＥＴからなる高集積度ＬＳＩにおい
て有効である。
従来、シリコン・ゲート相補型ＭＯ８・ＦＩＴからなる
ＬＳＩ製造において、Ｐ型Ｍ＠５−ＮＥＴのソース・ド
レイン領域には、高濃度（１，ＯＸ１０１６ｃｒｎ″″
２以上）１１Ｂイオンが注入され、ル型Ｍ０日・ＦＩＴ
のソース・ドレイン領域には高濃度（ｔ ＯＸ Ｉ Ｄ
”ｃｍ−”以上ラフ５Ａ８イオンカ注入され、該イオ
ン注入層は高温長時間（例えば１０００℃ ３０分）熱
処理アニールされる。しかしながら、１１Ｂ及び７６八
８は、高温長時間アニールで１００％活性化するものの
、１１Ｂ注入拡散層は、横及び深さ方向に拡がり接合深
さは０．５μ惧以上の大キさになりソース会ドレインの
パンチスル−を引きおこし、Ｐ型ＭＯ８−ＦＦｉＴの微
細化を防げた。又 Ｔ６Ａ８イオン注入層は、注入イオ
ンの質量がシリコン基板の８１に比べて大きく、注入時
にイオン衝突による結晶欠陥を引きおこし、れ型接合に
おけるリーク電流が大きく、欠陥を回復しリーク電流を
減らすためには、どうしても高温アニールが必要である
。従って、従来の相補型Ｍ０８・Ｆ’ＦｔＴ製造方法で
は、微細化が不可能でしかも欠陥によるリーク電流の少
ないＬ８工の製造ができない。
ＬＳＩ製造において、Ｐ型Ｍ＠５−ＮＥＴのソース・ド
レイン領域には、高濃度（１，ＯＸ１０１６ｃｒｎ″″
２以上）１１Ｂイオンが注入され、ル型Ｍ０日・ＦＩＴ
のソース・ドレイン領域には高濃度（ｔ ＯＸ Ｉ Ｄ
”ｃｍ−”以上ラフ５Ａ８イオンカ注入され、該イオ
ン注入層は高温長時間（例えば１０００℃ ３０分）熱
処理アニールされる。しかしながら、１１Ｂ及び７６八
８は、高温長時間アニールで１００％活性化するものの
、１１Ｂ注入拡散層は、横及び深さ方向に拡がり接合深
さは０．５μ惧以上の大キさになりソース会ドレインの
パンチスル−を引きおこし、Ｐ型ＭＯ８−ＦＦｉＴの微
細化を防げた。又 Ｔ６Ａ８イオン注入層は、注入イオ
ンの質量がシリコン基板の８１に比べて大きく、注入時
にイオン衝突による結晶欠陥を引きおこし、れ型接合に
おけるリーク電流が大きく、欠陥を回復しリーク電流を
減らすためには、どうしても高温アニールが必要である
。従って、従来の相補型Ｍ０８・Ｆ’ＦｔＴ製造方法で
は、微細化が不可能でしかも欠陥によるリーク電流の少
ないＬ８工の製造ができない。
本発明は、かかる従来の欠点を取り除き、欠陥によるリ
ーク電流が少なくかつ微細化が可能な相補型Ｎ０日・Ｆ
ＥＴの製造方法を与えることを目的とする。
ーク電流が少なくかつ微細化が可能な相補型Ｎ０日・Ｆ
ＥＴの製造方法を与えることを目的とする。
上記目的を達成するため、本発明では、Ｐ型Ｍ□５−Ｆ
ＩＴのソース・ドレイン領域には、ＢＦ。
ＩＴのソース・ドレイン領域には、ＢＦ。
イ紺ンを１×１０五’ ｃｆｆｌ−２以上注入し、ｎ型
ＭＯ８・ＦＩＴのソース・ドレイン領域には３１ｐイオ
ンを１ｘ１ｏｔ’□−２以上注入し、イオン注入層のア
ニールを９００℃以下の低温で、１分以内の短時間熱処
理によって行なうことを特長としてしＡる。
ＭＯ８・ＦＩＴのソース・ドレイン領域には３１ｐイオ
ンを１ｘ１ｏｔ’□−２以上注入し、イオン注入層のア
ニールを９００℃以下の低温で、１分以内の短時間熱処
理によって行なうことを特長としてしＡる。
以下、実施例を用いて詳細に説明する。表２は、従来の
相補型ＭＯ８・ＦＦ１ｉＴ製造のフロー・チャートであ
る。ウェル・フィールド膜・ゲート膜、及びＰｏ１ｙＳ
ｉゲート電極形成後、Ｐ型ＭＯ８＠Ｆｌ！ｉＴのソニス
自ドレイン領域にＩＩＢイオンを注入し、Ｎ型ＭＯ８・
ＦＴｉＴのソース−ドレインに１６ＡＢイオンを注入後
、拡散炉を用いた高温長時間熱処理を行ないイオン注入
層の結晶回復及び活性化を行なっていた。従来の製造方
法では第１図に示すごと（ＩＬＢイオンの活性化のため
には９００℃以上の高温熱処理が必要であり、また７６
八Ｂの質量数が大きいためシリコン基板表面のダメージ
が大きく、ダメージによる拡散接合のリーク電流低減の
ため高温長時間の熱処理アニールを必要とした。しかる
に従来の高温長時間熱処理（例えば １０００°Ｃ３０
分）では、ボロンの拡散長が大きくなり、拡散接合深さ
及び横波がりが大きくなり、ソース・ドレイン間のパン
チスルーのためＰ型ＭＯＢ−ＦＥＴの縮小化に制限を与
えている。
相補型ＭＯ８・ＦＦ１ｉＴ製造のフロー・チャートであ
る。ウェル・フィールド膜・ゲート膜、及びＰｏ１ｙＳ
ｉゲート電極形成後、Ｐ型ＭＯ８＠Ｆｌ！ｉＴのソニス
自ドレイン領域にＩＩＢイオンを注入し、Ｎ型ＭＯ８・
ＦＴｉＴのソース−ドレインに１６ＡＢイオンを注入後
、拡散炉を用いた高温長時間熱処理を行ないイオン注入
層の結晶回復及び活性化を行なっていた。従来の製造方
法では第１図に示すごと（ＩＬＢイオンの活性化のため
には９００℃以上の高温熱処理が必要であり、また７６
八Ｂの質量数が大きいためシリコン基板表面のダメージ
が大きく、ダメージによる拡散接合のリーク電流低減の
ため高温長時間の熱処理アニールを必要とした。しかる
に従来の高温長時間熱処理（例えば １０００°Ｃ３０
分）では、ボロンの拡散長が大きくなり、拡散接合深さ
及び横波がりが大きくなり、ソース・ドレイン間のパン
チスルーのためＰ型ＭＯＢ−ＦＥＴの縮小化に制限を与
えている。
表１は、本発明による相補型ＭＯＥＩ−ＦＦｉＴ製造の
フロー・チャートである。ウェル・フィールド膜・ゲー
ト膜、及びＰｅ１ｙ８ｉゲート電極形成後、Ｐ型ＭＯ８
・ＦＥＴのソース・ドレイン領域にＢＰ、イオンをＩ
Ｘ １０ ” ’ｃｍ−２以上注入シ、Ｎ１Ｍ０Ｅ］・
ＦＦ１Ｔのソース・ドレイン領域に３１ＦイオンをｌＸ
１０ｉｓ注入後、ハロゲン・ランプ、グラファイト・ヒ
ーターなどにより低温短時間熱処理を行ないイオン注入
層の結晶回復及び活性化を行なう。本発明において、Ｂ
Ｆ、を１×１０１６メ２以上注入するのは、注入層がア
モルファス化するために必要だからである。また３１Ｐ
をＩ Ｘ Ｉ Ｄ １６ｔｍ”以上注入することも同じ
理由による。ＢＰ、または３１ｐによりアモルファス化
されたイオン注入層の結晶回復は７００℃以上の熱処理
で可能であり、第１図に示すようにＢＦ、または３１ｐ
イオンの活性化は８００℃以上の熱処理で１００％活性
化する。第１図におけるアニール温度とシート抵抗の相
関は、イオン注入量が１．０×１Ｑ”ｃｎｒ２アニール
時間が１０秒の場合である。
フロー・チャートである。ウェル・フィールド膜・ゲー
ト膜、及びＰｅ１ｙ８ｉゲート電極形成後、Ｐ型ＭＯ８
・ＦＥＴのソース・ドレイン領域にＢＰ、イオンをＩ
Ｘ １０ ” ’ｃｍ−２以上注入シ、Ｎ１Ｍ０Ｅ］・
ＦＦ１Ｔのソース・ドレイン領域に３１ＦイオンをｌＸ
１０ｉｓ注入後、ハロゲン・ランプ、グラファイト・ヒ
ーターなどにより低温短時間熱処理を行ないイオン注入
層の結晶回復及び活性化を行なう。本発明において、Ｂ
Ｆ、を１×１０１６メ２以上注入するのは、注入層がア
モルファス化するために必要だからである。また３１Ｐ
をＩ Ｘ Ｉ Ｄ １６ｔｍ”以上注入することも同じ
理由による。ＢＰ、または３１ｐによりアモルファス化
されたイオン注入層の結晶回復は７００℃以上の熱処理
で可能であり、第１図に示すようにＢＦ、または３１ｐ
イオンの活性化は８００℃以上の熱処理で１００％活性
化する。第１図におけるアニール温度とシート抵抗の相
関は、イオン注入量が１．０×１Ｑ”ｃｎｒ２アニール
時間が１０秒の場合である。
従って、ＢＦ２または１ｌｉｐイオン注入によりアモル
ファス化されたイオン注入層は、９００℃以下の低温か
つ１分以内の短時間熱処理でアニール可能である。９０
０℃以下の温ｉで１分以内の熱処理はボロンの拡散再分
布はない、しかも、ル型。
ファス化されたイオン注入層は、９００℃以下の低温か
つ１分以内の短時間熱処理でアニール可能である。９０
０℃以下の温ｉで１分以内の熱処理はボロンの拡散再分
布はない、しかも、ル型。
Ｐ型のイオンは質量数が８１と大きくちがわないため、
低温短時間熱処理により拡散接合のリーク電流は小さい
。従って、本発明の製造方法は、リーク電流が少なくか
つＰ型ＭＯ８−’ＦＫＴの縮小化が可能な相補型ＭＯ［
３−ＦＦｉＴを提供する。
低温短時間熱処理により拡散接合のリーク電流は小さい
。従って、本発明の製造方法は、リーク電流が少なくか
つＰ型ＭＯ８−’ＦＫＴの縮小化が可能な相補型ＭＯ［
３−ＦＦｉＴを提供する。
表１
本発明による相補型ＭＯ８−ＦＩｎＴ製造のフロー・チ
ャート 表２ 従来の相補型ＭＯＥＩ−ＦＦｉＴ製造のフロー・チャー
ト
ャート 表２ 従来の相補型ＭＯＥＩ−ＦＦｉＴ製造のフロー・チャー
ト
第１図・・・・・・ハロゲン・ランプ短時間アニールに
よる拡散層のシート抵抗とアニール 温度の相関を示す図 ”” ８０ｏ ｌ０ｏｏ ｔ２ｏ。 Ｔｅｍｐｅ−ｖａｆｕｒｉ Ｊ Ａｎｎｅａ”ｎ＃第
ｌ （２）
よる拡散層のシート抵抗とアニール 温度の相関を示す図 ”” ８０ｏ ｌ０ｏｏ ｔ２ｏ。 Ｔｅｍｐｅ−ｖａｆｕｒｉ Ｊ Ａｎｎｅａ”ｎ＃第
ｌ （２）
Claims (1)
- シリコン・ゲート相補型ＭＯ８・ＦＩＴからなるＬＳＩ
製造において、Ｐ型ＭＯ８６ＦＫＴのソース・ドレイン
領域がＢＦ２イオンがｌＸ１０１８ｃｒｎ−２以上注入
され、ル型ＭＯ８−ＦＦｉＴのソース・ドレイン領域が
３１ｐイオンかＩ Ｘ １０ ”ｃｍ−２以上注入され
て形成後、該イオン注入層が低温（９００℃以下〕・短
時間（１分以下）熱処理アニールされることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110519A JPS601862A (ja) | 1983-06-20 | 1983-06-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110519A JPS601862A (ja) | 1983-06-20 | 1983-06-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601862A true JPS601862A (ja) | 1985-01-08 |
| JPH0526343B2 JPH0526343B2 (ja) | 1993-04-15 |
Family
ID=14537848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110519A Granted JPS601862A (ja) | 1983-06-20 | 1983-06-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601862A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315466A (ja) * | 1986-07-07 | 1988-01-22 | Seiko Instr & Electronics Ltd | Ｐｍｉｓトランジスタ−の製造方法 |
| JPH0661738U (ja) * | 1993-02-03 | 1994-08-30 | 八千矛化学株式会社 | チューブ体の容器の口部 |
| US5685949A (en) * | 1995-01-13 | 1997-11-11 | Seiko Epson Corporation | Plasma treatment apparatus and method |
| US6086710A (en) * | 1995-04-07 | 2000-07-11 | Seiko Epson Corporation | Surface treatment apparatus |
| US6342275B1 (en) | 1993-12-24 | 2002-01-29 | Seiko Epson Corporation | Method and apparatus for atmospheric pressure plasma surface treatment, method of manufacturing semiconductor device, and method of manufacturing ink jet printing head |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896763A (ja) * | 1981-12-03 | 1983-06-08 | Seiko Epson Corp | 絶縁ゲート型電界効果トランジスタ素子の製造方法 |
-
1983
- 1983-06-20 JP JP58110519A patent/JPS601862A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896763A (ja) * | 1981-12-03 | 1983-06-08 | Seiko Epson Corp | 絶縁ゲート型電界効果トランジスタ素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315466A (ja) * | 1986-07-07 | 1988-01-22 | Seiko Instr & Electronics Ltd | Ｐｍｉｓトランジスタ−の製造方法 |
| JPH0661738U (ja) * | 1993-02-03 | 1994-08-30 | 八千矛化学株式会社 | チューブ体の容器の口部 |
| US6342275B1 (en) | 1993-12-24 | 2002-01-29 | Seiko Epson Corporation | Method and apparatus for atmospheric pressure plasma surface treatment, method of manufacturing semiconductor device, and method of manufacturing ink jet printing head |
| US5685949A (en) * | 1995-01-13 | 1997-11-11 | Seiko Epson Corporation | Plasma treatment apparatus and method |
| US6086710A (en) * | 1995-04-07 | 2000-07-11 | Seiko Epson Corporation | Surface treatment apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0526343B2 (ja) | 1993-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE39034T1 (de) | Herstellung von gestapelten mos-bauelementen. | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| JPS601862A (ja) | 半導体装置の製造方法 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH0278229A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JPH0221148B2 (ja) | ||
| JPH05267333A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH05315556A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPH04249315A (ja) | 半導体素子の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JP3525464B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6356916A (ja) | 半導体装置の製造方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JP2601209B2 (ja) | 半導体装置の製造方法 | |
| JPS624316A (ja) | 半導体装置のアニ−ル方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPH03276765A (ja) | 半導体集積回路の製造方法 | |
| JPS6085512A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPS6149428A (ja) | 半導体装置の製造方法 | |
| JPH0629316A (ja) | 半導体装置の製造方法 | |
| JPS58178561A (ja) | 半導体装置の製造方法 |