JPS60172819A - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS60172819A JPS60172819A JP2710684A JP2710684A JPS60172819A JP S60172819 A JPS60172819 A JP S60172819A JP 2710684 A JP2710684 A JP 2710684A JP 2710684 A JP2710684 A JP 2710684A JP S60172819 A JPS60172819 A JP S60172819A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- series
- mosfet
- state
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体を用いたスイッチ回路に係シ、特にＭ
ＯＳＦＥＴを複数個直列にして構成した高電圧回路への
適用に好適なスイッチ回路に関する。
ＯＳＦＥＴを複数個直列にして構成した高電圧回路への
適用に好適なスイッチ回路に関する。
半導体素子の高耐圧化の進展に伴い、高電圧回路のスイ
ッチも従来からの真空管に代って半導体素子の直列接続
回路に置き換えられてきている。
ッチも従来からの真空管に代って半導体素子の直列接続
回路に置き換えられてきている。
代表的な例は、サイリスタを数Ｃ個直列接続して構成さ
れた電力変換装置であシ、電圧耐量は２５０に’Ｖ、１
１流は１．５ ｋ Ａの高電圧スイッチが実現されてい
る。しかし、サイリスタはしゃ断機能を有さないため、
しゃ断（幾能を要す高電圧スイッチ回路には依然として
真空管が用いられている。
れた電力変換装置であシ、電圧耐量は２５０に’Ｖ、１
１流は１．５ ｋ Ａの高電圧スイッチが実現されてい
る。しかし、サイリスタはしゃ断機能を有さないため、
しゃ断（幾能を要す高電圧スイッチ回路には依然として
真空管が用いられている。
しゃ断機能を廂する半導体素子の一つには、ＭＯＳＦＥ
Ｔがある。ＭＯ８Ｆ’ＥＴは、′…、圧制圧制素形素子
め態動電力が小さい、直流集中がなく破壊に強い、キャ
リアの＃積効果がなくスイッチング特性が優れている等
の特長を持っている。しかし、ＭＯ８ＦＢ’ｌ’は現在
のところｌｋＶ位までの耐圧のデバイスしか製品化され
ておらず、高耐圧化のためには複数のＭＯＳＦＥＴをｍ
列接続する必要がある。
Ｔがある。ＭＯ８Ｆ’ＥＴは、′…、圧制圧制素形素子
め態動電力が小さい、直流集中がなく破壊に強い、キャ
リアの＃積効果がなくスイッチング特性が優れている等
の特長を持っている。しかし、ＭＯ８ＦＢ’ｌ’は現在
のところｌｋＶ位までの耐圧のデバイスしか製品化され
ておらず、高耐圧化のためには複数のＭＯＳＦＥＴをｍ
列接続する必要がある。
第１図は、ＭＯＳＦＥＴをｎ個直列接続したいわゆるト
ーテムポール形のスイッチ回路である。
ーテムポール形のスイッチ回路である。
ＭＯＳＦＥＴ １１にゲート信号が印加されていない時
は、１１はしゃ断状態となり電流けＯである。
は、１１はしゃ断状態となり電流けＯである。
この時、直列接続されたＭＯＳＦＥＴ１ｚ〜１．も遮断
状態であり、ＭＯＳＦＥＴ１３〜１１１のゲートには抵
抗２１〜２．で分圧した電圧が加わり、ＭＯＳＦＥＴ１
４〜１．のドレイン、ソース間にはほぼ抵抗２１〜２．
定まる電圧が印加する。次にＭＯＳＦＥＴ１ｔのゲート
に信号を印加すると、ＭＯＳＦＥＴ１１は導通を開始し
、同時にＭＯＳＦＥＴ１１〜１．１もＭＯＳＦＥＴ１１
に追従して導通を開始し、スイッチ回路はオン状態とな
る。
状態であり、ＭＯＳＦＥＴ１３〜１１１のゲートには抵
抗２１〜２．で分圧した電圧が加わり、ＭＯＳＦＥＴ１
４〜１．のドレイン、ソース間にはほぼ抵抗２１〜２．
定まる電圧が印加する。次にＭＯＳＦＥＴ１ｔのゲート
に信号を印加すると、ＭＯＳＦＥＴ１１は導通を開始し
、同時にＭＯＳＦＥＴ１１〜１．１もＭＯＳＦＥＴ１１
に追従して導通を開始し、スイッチ回路はオン状態とな
る。
このように、第１図のスイッチ回路では１、ＭＯＳＦＥ
Ｔ１ｔのゲート信号の印加、停止を行うことにより、オ
ン、オフの制御を行うことができるが、ＭＯＳＦＥＴ１
ｚ〜１．をオンするためには、オン状態を持続するに必
要な充分な電圧をＭＯＳＦＥＴ１２〜１．のゲート、ソ
ース間に印加する必要がある。それゆえ、第１図に示し
た回路方式では、オン状態を持続するために１２〜１．
のドレイン電位は駆動に必要な電圧だけ余分に増大し、
スイッチ回路損失の増大や負荷回路に印加する電圧の低
Ｆをまねくという欠点がある。
Ｔ１ｔのゲート信号の印加、停止を行うことにより、オ
ン、オフの制御を行うことができるが、ＭＯＳＦＥＴ１
ｚ〜１．をオンするためには、オン状態を持続するに必
要な充分な電圧をＭＯＳＦＥＴ１２〜１．のゲート、ソ
ース間に印加する必要がある。それゆえ、第１図に示し
た回路方式では、オン状態を持続するために１２〜１．
のドレイン電位は駆動に必要な電圧だけ余分に増大し、
スイッチ回路損失の増大や負荷回路に印加する電圧の低
Ｆをまねくという欠点がある。
本発明の目的は、小電流から大電流まで広い領域に於い
てスイッチ回路損失が少なく、シかも、安定にオン、オ
フできるＭＯＳＦＥＴを用いたスイッチ回路が提供する
ことにある。
てスイッチ回路損失が少なく、シかも、安定にオン、オ
フできるＭＯＳＦＥＴを用いたスイッチ回路が提供する
ことにある。
損失が少なく、シかも安定にオン、オフ動作を行うため
ＶＣは、追従して動作するＭＯＳＦＥＴのゲート・ソー
ス間に充分な電圧の印加、停止の制御を行う必要がある
。このため、追従動作するＭＯ８ＦＢ’ｉ’にオフ時は
回路エネルギーの吸収、オン時は駆動エネルギーの供給
の作用を兼ねそなえたコンデンサ回路を設けて追従して
動作するＭＯＳＦＥＴを制御するようにした。
ＶＣは、追従して動作するＭＯＳＦＥＴのゲート・ソー
ス間に充分な電圧の印加、停止の制御を行う必要がある
。このため、追従動作するＭＯ８ＦＢ’ｉ’にオフ時は
回路エネルギーの吸収、オン時は駆動エネルギーの供給
の作用を兼ねそなえたコンデンサ回路を設けて追従して
動作するＭＯＳＦＥＴを制御するようにした。
以Ｆ１本発明の実施例を第２図によシ説明する。
図において、符号１１〜１．はＭＯ８ＦＥ’ｌｌ’ 、
符号３１〜３゜けコンデンサ、符号４１〜４．は抵抗、
符号５１〜５．−１ はツェナーダイオード、符号６１
〜６゜はダイオード、符号７１〜７．は抵抗、符号８１
〜８ｎはツェナーダイオードである。
符号３１〜３゜けコンデンサ、符号４１〜４．は抵抗、
符号５１〜５．−１ はツェナーダイオード、符号６１
〜６゜はダイオード、符号７１〜７．は抵抗、符号８１
〜８ｎはツェナーダイオードである。
ＭＯＳ Ｆ Ｊ’＝ １’ Ｉ Ｋに正のゲート信号が
印加されていない時は、１１は遮断状態であり、追従し
て動作するＭＯ８ＦＥＴ Ｉ１１〜１．もしゃ断状態と
なり、スイッチ回路全体には電源電圧Ｅ１１が印加され
る。
印加されていない時は、１１は遮断状態であり、追従し
て動作するＭＯ８ＦＥＴ Ｉ１１〜１．もしゃ断状態と
なり、スイッチ回路全体には電源電圧Ｅ１１が印加され
る。
ＭＯＳ Ｆ Ｅ Ｔ １ ＊〜１１１ のドレイン、ソ
ース間の印加電圧はほぼ抵抗７１〜７．で決まシ、抵抗
７１〜７、の１直を等しくすればほぼ均等な電圧が印加
される。次にＭＯＳＦＥＴ１１に正のゲート信号を印加
すると、１１は導通を開始する。１１が導通を開始する
と、コンデンサ３１の転荷は４１、ＭＯＳＦＥＴ１２の
ゲート、ソース及びＭＯＳＦＥＴ１１のドレイン、ソー
スを介して放電を開始し、ＭＯ８ＦＥＴ １ ｘのゲー
ト、ソース］用に１！が動作するに充分な電圧が印加さ
れ１２は導通を開始する。なお、ツェナーダイオード５
ｓ ｔＩ′ｉＭＵ Ｓ Ｆ Ｅ Ｔ １２のゲート、ソ
ース間電圧を所定値以下に抑えるためのツェナーダイオ
ードである。ＭＯ８ＦＥＴｌｓ 〜１． け、１２と同
様にして順次導通を開始し、スイッチ回路はオン状態と
なる。ＭＯＳＦＥＴ１ｓは、オン期間中充分な大きさの
正のゲート信号が印加され続けるので、小さな電圧降ド
でオン状態を持続する、ＭＯ８ＦＥＴｌｘはツェナーダ
イオード５１又は８凰で定まる電圧がゲート、ソース間
に印加され続け、１１と同様充分小さな電圧降下でオン
状態を持続する。ＭＯ８ＦＥＴＩｓ〜ｌ、け、ＭＯ８Ｆ
Ｅ’ｌ’ｌｚと同様である。それゆえ、多数個直列接続
してもオン時のスイッチ回路の電圧篩ドを充分に小さく
できる。
ース間の印加電圧はほぼ抵抗７１〜７．で決まシ、抵抗
７１〜７、の１直を等しくすればほぼ均等な電圧が印加
される。次にＭＯＳＦＥＴ１１に正のゲート信号を印加
すると、１１は導通を開始する。１１が導通を開始する
と、コンデンサ３１の転荷は４１、ＭＯＳＦＥＴ１２の
ゲート、ソース及びＭＯＳＦＥＴ１１のドレイン、ソー
スを介して放電を開始し、ＭＯ８ＦＥＴ １ ｘのゲー
ト、ソース］用に１！が動作するに充分な電圧が印加さ
れ１２は導通を開始する。なお、ツェナーダイオード５
ｓ ｔＩ′ｉＭＵ Ｓ Ｆ Ｅ Ｔ １２のゲート、ソ
ース間電圧を所定値以下に抑えるためのツェナーダイオ
ードである。ＭＯ８ＦＥＴｌｓ 〜１． け、１２と同
様にして順次導通を開始し、スイッチ回路はオン状態と
なる。ＭＯＳＦＥＴ１ｓは、オン期間中充分な大きさの
正のゲート信号が印加され続けるので、小さな電圧降ド
でオン状態を持続する、ＭＯ８ＦＥＴｌｘはツェナーダ
イオード５１又は８凰で定まる電圧がゲート、ソース間
に印加され続け、１１と同様充分小さな電圧降下でオン
状態を持続する。ＭＯ８ＦＥＴＩｓ〜ｌ、け、ＭＯ８Ｆ
Ｅ’ｌ’ｌｚと同様である。それゆえ、多数個直列接続
してもオン時のスイッチ回路の電圧篩ドを充分に小さく
できる。
次に、ＭＯ８ＦＥＴ１１のゲート信号の印加を停止する
と、ＭＯＳ Ｆ Ｅ Ｔ １１はしゃ断状態となシＮ１
０８ Ｆ Ｅ＋ ’ｒ １１のドレイン電流けＯとなる
。このため、負荷回路の電流は、Ａ４０８ Ｆ ＥＴ’
１ ｘのソース、ゲート、ダイオード６１、コンデン
サ３！を介して流れ、オン時にＭＯ８ＦＥ１’１ｇのゲ
ート、ソー１間に与えた電荷を引き抜く。なお、この時
ダイオード６凰がないと負荷回路の電流は抵抗４１を介
して流れるため、電流と抵抗４１の抵抗値で定まるステ
ップ状の電圧が印加する。このステップ状の電圧の印加
を防止するため抵抗４１に並列にダイオード６１を接続
しているものであり、ステップ状電圧が問題とならない
時はダイオード６１を取り除くことも可能である。ＭＯ
８ＦＥＴ１＊のゲート、ソース間電荷の引き抜きが行わ
れるとＭＯ８ＦＥＴ１ｍがしゃ断状態となり電流は０と
なる。
と、ＭＯＳ Ｆ Ｅ Ｔ １１はしゃ断状態となシＮ１
０８ Ｆ Ｅ＋ ’ｒ １１のドレイン電流けＯとなる
。このため、負荷回路の電流は、Ａ４０８ Ｆ ＥＴ’
１ ｘのソース、ゲート、ダイオード６１、コンデン
サ３！を介して流れ、オン時にＭＯ８ＦＥ１’１ｇのゲ
ート、ソー１間に与えた電荷を引き抜く。なお、この時
ダイオード６凰がないと負荷回路の電流は抵抗４１を介
して流れるため、電流と抵抗４１の抵抗値で定まるステ
ップ状の電圧が印加する。このステップ状の電圧の印加
を防止するため抵抗４１に並列にダイオード６１を接続
しているものであり、ステップ状電圧が問題とならない
時はダイオード６１を取り除くことも可能である。ＭＯ
８ＦＥＴ１＊のゲート、ソース間電荷の引き抜きが行わ
れるとＭＯ８ＦＥＴ１ｍがしゃ断状態となり電流は０と
なる。
負荷回路の電流は、ＭＯ８Ｆ’ＥＴ１ｇのソース、ゲー
ト、ダイオード６２、コンデンサ３□を介して流れ、Ｍ
Ｏ８ＦＥ’ｌ’ｌｓのゲート、ソース間電荷の引き抜き
が行われる。ＭＯ８ＦＥＴ１２と同様にしてＭＯＳ Ｆ
Ｅ Ｔ １ ｓがしゃ断状態となる。同様にして、順
次ＭＯ８ＦＥ’ｌ” ｌ ４ 、１ ｇ・・・１．がし
ゃ断状態となシスイッチ回路はオフ状態になる。
ト、ダイオード６２、コンデンサ３□を介して流れ、Ｍ
Ｏ８ＦＥ’ｌ’ｌｓのゲート、ソース間電荷の引き抜き
が行われる。ＭＯ８ＦＥＴ１２と同様にしてＭＯＳ Ｆ
Ｅ Ｔ １ ｓがしゃ断状態となる。同様にして、順
次ＭＯ８ＦＥ’ｌ” ｌ ４ 、１ ｇ・・・１．がし
ゃ断状態となシスイッチ回路はオフ状態になる。
ＭＯＳＦＥＴはスイッチング時間が非常に短かいため、
上記したオン動作、オフ動作におけるスイッチング時間
の差による分担電圧の不平衡は小さい。オフ動作に伴う
分担電圧の不平衡や電源電圧Ｅｓの変動に起因する電圧
変動を吸収して分担電圧を均等にするため、抵抗７１〜
７１、ツェナーダイオード８１〜８．０回路がある。コ
ンデンサ３１け抵抗４１、ツェナーダイオード８１％抵
抗７１を介して放電を行ない、コンデンサ３２〜３、に
ついてはコンデンサ３１と同様な放電を行う。このだめ
、常時電圧分担がほぼ抵抗７□〜７、で定まる値になる
ように動作して安定なオフ状態を持続する。なお、ツェ
ナーダイオード８１〜８．はオン期間におけるコンデン
サ３１〜３ａの電荷の放電を防止するものであシ、電圧
はツェナーダイオード５１〜５ｍ−１と同等以上に選ば
れる。
上記したオン動作、オフ動作におけるスイッチング時間
の差による分担電圧の不平衡は小さい。オフ動作に伴う
分担電圧の不平衡や電源電圧Ｅｓの変動に起因する電圧
変動を吸収して分担電圧を均等にするため、抵抗７１〜
７１、ツェナーダイオード８１〜８．０回路がある。コ
ンデンサ３１け抵抗４１、ツェナーダイオード８１％抵
抗７１を介して放電を行ない、コンデンサ３２〜３、に
ついてはコンデンサ３１と同様な放電を行う。このだめ
、常時電圧分担がほぼ抵抗７□〜７、で定まる値になる
ように動作して安定なオフ状態を持続する。なお、ツェ
ナーダイオード８１〜８．はオン期間におけるコンデン
サ３１〜３ａの電荷の放電を防止するものであシ、電圧
はツェナーダイオード５１〜５ｍ−１と同等以上に選ば
れる。
第３図に他の実施例を示す。第２図の実施例と相違する
点はツェナーダイオード８と抵抗７の直列回路を各々コ
ンデン？３五〜３．に並列に接続するようにしたことで
ある。本実施例も第２図の実施例と同等の効果を有す。
点はツェナーダイオード８と抵抗７の直列回路を各々コ
ンデン？３五〜３．に並列に接続するようにしたことで
ある。本実施例も第２図の実施例と同等の効果を有す。
なお、第２図、第３図の実施例において、最上段に接続
したツェナーダイオード８．を取シ除くこともできる。
したツェナーダイオード８．を取シ除くこともできる。
本発明によれば、小１流から大電流−までの広い領域に
おいて蹴圧降ドが小さく、安定にオン、オフできる小信
号駆動のスイッチ回路を実現できる。
おいて蹴圧降ドが小さく、安定にオン、オフできる小信
号駆動のスイッチ回路を実現できる。
第１図はＭＯＳＦＥＴを直列接続して追従点弧する方式
の従来からのスイッチ回路、第２図は本発明になるスイ
ッチ回路の一実施例、第３図は本発明になるスイッチ回
路の他の実施例を示す。 １１〜ＩＩｌ・・・ＭＯＳＦＥＴ、３ｔ〜３４・・・コ
ンデンサ、４１〜４．・・・抵抗、５！〜５゜−最 ・
・・ツェナーダイオード、６１〜６１１・・・ダイオー
ド、７１ 〜７．・・・右？口 第１頁の続き ＠発明者 渡 辺 晃 造 日立市幸町３丁目所内
の従来からのスイッチ回路、第２図は本発明になるスイ
ッチ回路の一実施例、第３図は本発明になるスイッチ回
路の他の実施例を示す。 １１〜ＩＩｌ・・・ＭＯＳＦＥＴ、３ｔ〜３４・・・コ
ンデンサ、４１〜４．・・・抵抗、５！〜５゜−最 ・
・・ツェナーダイオード、６１〜６１１・・・ダイオー
ド、７１ 〜７．・・・右？口 第１頁の続き ＠発明者 渡 辺 晃 造 日立市幸町３丁目所内
Claims (1)
- 【特許請求の範囲】 １、ゲートに与えられる制御信号により導通が制イ卸さ
れるＭＯＳＦＥＴとこのＭＯＳ・ＦＥＴのドレイン側に
順次直列に接続され、このＭＯＳＦＥＴの動作に追従し
て動作する１１固あるいは複数１固のＭＯＳＦＥＴから
なるスイッチ回路に於て、ゲートに与えられる制８４８
号によル導通が制御されるＭＯ８ｆ”ＥＴのソースとこ
れに直列接続されたＭＯＳＦＥＴのゲート、及び順次直
列接続された各ＭＯ８ＦＥＴのソースとこれに接続され
た各ＭＯ８ＦＥＴのゲート間にコンデンサと抵抗からな
る直列回路および抵抗とツェナーダイオードからなる直
列回路とを並列に接続し、順次直列接続されたＭＯ８１
ｉ”Ｅ’ｌ”のうち最後に位置するＭＯ８ＩＴのソース
、ドレイン間にはコンデンサと抵抗からなる直列回路を
接続し、かつゲートに与えられる制御信号により導通が
制御されるＭＯＳＦＥＴに順次直列接続される各ＭＯ８
ＦＥＴのソース、ゲート間にツェナーダイオードを接続
したことを特徴とするスイッチ回路。 ２、ｆｉ−許請求の範囲第１項に於て、順次直列接続さ
れた各ＭＯ８ＦＥＴのドレインと、このＭＯＳＦＥＴの
ソースとこれに接続されたＭＯＳＦＥＴのゲート間に接
続されたコンデンサと抵抗の直列回路のコンデンサと抵
抗の接続点との間にダイオードを接続したことを′特徴
とするスイッチ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2710684A JPS60172819A (ja) | 1984-02-17 | 1984-02-17 | スイツチ回路 |
| DE8484112922T DE3485409D1 (de) | 1983-10-28 | 1984-10-26 | Halbleiterschaltvorrichtung. |
| EP84112922A EP0140349B1 (en) | 1983-10-28 | 1984-10-26 | Semiconductor switching device |
| US06/665,132 US4692643A (en) | 1983-10-28 | 1984-10-26 | Semiconductor switching device having plural MOSFET's, GTO's or the like connected in series |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2710684A JPS60172819A (ja) | 1984-02-17 | 1984-02-17 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60172819A true JPS60172819A (ja) | 1985-09-06 |
| JPH036695B2 JPH036695B2 (ja) | 1991-01-30 |
Family
ID=12211829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2710684A Granted JPS60172819A (ja) | 1983-10-28 | 1984-02-17 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60172819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134131U (ja) * | 1985-02-07 | 1986-08-21 | ||
| JP2010029019A (ja) * | 2008-07-23 | 2010-02-04 | Daikin Ind Ltd | インバータ及びインバータ制御方法 |
-
1984
- 1984-02-17 JP JP2710684A patent/JPS60172819A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134131U (ja) * | 1985-02-07 | 1986-08-21 | ||
| JP2010029019A (ja) * | 2008-07-23 | 2010-02-04 | Daikin Ind Ltd | インバータ及びインバータ制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036695B2 (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03117211A (ja) | 半導体素子の駆動回路 | |
| JPH0629810A (ja) | 電圧制御半導体スイッチ駆動回路 | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| JP2002095240A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路およびそれを用いた電力変換装置 | |
| JPS6121015B2 (ja) | ||
| CN110429562B (zh) | 基于常通型sic器件的混合式高压直流断路器及其控制方法 | |
| JPS60172819A (ja) | スイツチ回路 | |
| JPH08195664A (ja) | 半導体装置のスナバ回路 | |
| JPS6093820A (ja) | スイツチ回路 | |
| JP4455090B2 (ja) | コンデンサの放電回路 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JP3066754B2 (ja) | ゲート駆動回路 | |
| JPH1092190A (ja) | 追跡および保持回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH1094249A (ja) | チョッパ回路 | |
| JPS625539B2 (ja) | ||
| JPS60247325A (ja) | スイツチ回路 | |
| JP4940286B2 (ja) | コンデンサの放電回路 | |
| SU1265952A1 (ru) | Инверторна система | |
| JPS60176327A (ja) | スイツチ回路 | |
| JPS6188615A (ja) | スイツチ回路 | |
| JPS6051321A (ja) | 高電圧スイツチ装置 | |
| SU1408512A1 (ru) | Транзисторный инвертор | |
| JP2528811B2 (ja) | 電力変換装置 | |
| SU746854A1 (ru) | Тиристорный прерыватель посто нного тока |