JP4940286B2 - コンデンサの放電回路 - Google Patents
コンデンサの放電回路 Download PDFInfo
- Publication number
- JP4940286B2 JP4940286B2 JP2009270629A JP2009270629A JP4940286B2 JP 4940286 B2 JP4940286 B2 JP 4940286B2 JP 2009270629 A JP2009270629 A JP 2009270629A JP 2009270629 A JP2009270629 A JP 2009270629A JP 4940286 B2 JP4940286 B2 JP 4940286B2
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate bipolar
- voltage dividing
- bipolar transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 117
- 238000007599 discharging Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 23
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
このような回路では、インバータを停止させるためにスイッチ42を開放した上で、放電用スイッチ46を閉じることでコンデンサ43,44の充電電圧が放電する。
また、本発明に係わるコンデンサの放電回路は、一端が直流電源の高電位点に接続された第1の分圧コンデンサと、一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、第1のスイッチング素子と第1のダイオードでなる第1の逆並列回路、第2のスイッチング素子と第2のダイオードでなる第2の逆並列回路、第3のスイッチング素子と第3のダイオードでなる第3の逆並列回路、第4のスイッチング素子と第4のダイオードでなる第4の逆並列回路が直列に接続された回路を含み、第5のダイオードのカソードに第6のダイオードのアノードが接続された直列回路における前記第6のダイオードのカソードが前記第1、第2の逆並列回路の間に接続され、前記第5のダイオードのアノードが前記第3、第4の逆並列回路の間に接続され、かつ、前記第2,第3の逆並列回路の間に交流電圧出力端子が設けられ、前記第1の逆並列回路の前記第1のダイオードのカソードが、前記直流電源の高電位点と接続され、前記第4の逆並列回路の第4のダイオードのアノードが前記直流電源の低電位点と接続され、前記第5、第6のダイオードの中間端子が前記第1、第2の分圧コンデンサの中間端子に接続された3レベルインバータとを備え、前記3レベルインバータの入力側のスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とする。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態におけるコンデンサ放電回路を備えたインバータの構成例を示した図である。
図1に示した回路では、直流電源11にスイッチ12、コンデンサ(分圧コンデンサ)13,14が直列接続されている。つまり、直流電源11の高電位点であるP点に第1のコンデンサ13の一端が接続され、直流電源11の低電位点であるN点と第1のコンデンサ13の他端との間に第2のコンデンサ14が接続される。
この変形例では、図1に示した放電用スイッチ16に代えて、スイッチング半導体素子33を用いている。スイッチング半導体素子33としてサイリスタを用いる場合には、該サイリスタのアノードを第1のダイオード31と第1の放電用抵抗15の間に接続し、サイリスタのカソードを第2のダイオード32と第2の放電用抵抗17の間に接続する。このサイリスタのゲートに制御信号を加えてオン状態とすると、図1に示した放電用スイッチ16を閉じた場合と同様の放電が起こる。
次に、本発明の第2の実施形態について説明する。図3は、本発明の第2の実施形態におけるコンデンサ放電回路を備えたインバータの構成例を示す図である。なお、本実施形態におけるコンデンサ放電回路が適用されたインバータの構成は、図1に示したものと基本的にほぼ同様であるので、同一部分には同一符号を付して、その図示及び説明は省略するものとする。
図3に示した回路では、図1に示した回路で用いた放電用スイッチ16、ダイオード31,32に代えて、半導体素子モジュール34を用いている。
Claims (2)
- 一端が直流電源の高電位点に接続された第1の分圧コンデンサと、
一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、
一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、
第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、
一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、
前記第1の分圧コンデンサと前記第2の分圧コンデンサが入力側で接続されたインバータとを備え、
前記インバータの入力側に接続されるスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とするコンデンサの放電回路。 - 一端が直流電源の高電位点に接続された第1の分圧コンデンサと、
一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、
一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、
第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、
一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、
第1のスイッチング素子と第1のダイオードでなる第1の逆並列回路、第2のスイッチング素子と第2のダイオードでなる第2の逆並列回路、第3のスイッチング素子と第3のダイオードでなる第3の逆並列回路、第4のスイッチング素子と第4のダイオードでなる第4の逆並列回路が直列に接続された回路を含み、第5のダイオードのカソードに第6のダイオードのアノードが接続された直列回路における前記第6のダイオードのカソードが前記第1、第2の逆並列回路の間に接続され、前記第5のダイオードのアノードが前記第3、第4の逆並列回路の間に接続され、かつ、前記第2,第3の逆並列回路の間に交流電圧出力端子が設けられ、前記第1の逆並列回路の前記第1のダイオードのカソードが、前記直流電源の高電位点と接続され、前記第4の逆並列回路の第4のダイオードのアノードが前記直流電源の低電位点と接続され、前記第5、第6のダイオードの中間端子が前記第1、第2の分圧コンデンサの中間端子に接続された3レベルインバータとを備え、
前記3レベルインバータの入力側のスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とするコンデンサの放電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270629A JP4940286B2 (ja) | 2009-11-27 | 2009-11-27 | コンデンサの放電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270629A JP4940286B2 (ja) | 2009-11-27 | 2009-11-27 | コンデンサの放電回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004044212A Division JP4455090B2 (ja) | 2004-02-20 | 2004-02-20 | コンデンサの放電回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045975A JP2010045975A (ja) | 2010-02-25 |
JP4940286B2 true JP4940286B2 (ja) | 2012-05-30 |
Family
ID=42016849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270629A Expired - Lifetime JP4940286B2 (ja) | 2009-11-27 | 2009-11-27 | コンデンサの放電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940286B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5872494B2 (ja) * | 2013-01-24 | 2016-03-01 | 株式会社東芝 | 車両用電力変換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05244702A (ja) * | 1992-02-26 | 1993-09-21 | Hitachi Ltd | 電気車用制御装置 |
EP1134878A1 (fr) * | 2000-03-13 | 2001-09-19 | Alstom Belgium S.A. | Procédé et dispositif de réduction d'harmonique dans les convertisseurs de puissance |
-
2009
- 2009-11-27 JP JP2009270629A patent/JP4940286B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2010045975A (ja) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5556442B2 (ja) | スイッチング素子の駆動回路 | |
JP5195220B2 (ja) | 電力変換回路の駆動回路 | |
JP6623958B2 (ja) | 駆動対象スイッチの駆動回路 | |
JP2009200891A (ja) | ゲート駆動回路 | |
JP5975833B2 (ja) | 電力変換装置 | |
JP6786465B2 (ja) | 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機 | |
JP2008306618A (ja) | 電圧駆動型素子を駆動するための駆動回路 | |
JP5206198B2 (ja) | 電力変換回路の駆動回路 | |
JP6477442B2 (ja) | スイッチング回路及び電力変換回路 | |
KR101986475B1 (ko) | 구동 장치 | |
JP2017005698A (ja) | Igbt駆動装置 | |
JP4455090B2 (ja) | コンデンサの放電回路 | |
JP2010200560A (ja) | ゲート駆動回路 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
EP2490334A2 (en) | Semiconductor switch | |
WO2018163559A1 (ja) | 半導体スイッチの駆動装置 | |
JP6790853B2 (ja) | 電力変換装置の制御方法 | |
JP4940286B2 (ja) | コンデンサの放電回路 | |
JPH0851770A (ja) | 半導体スイッチのゲートドライブ回路 | |
JP2016046993A (ja) | 電源装置および電力供給方法 | |
JP2010034701A (ja) | 電力変換回路の駆動回路 | |
JP5617605B2 (ja) | スイッチング素子の駆動回路 | |
JP5811028B2 (ja) | スイッチング素子の駆動回路 | |
JP5145142B2 (ja) | ハーフブリッジ回路 | |
WO2016170724A1 (en) | Solid state relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4940286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |