JPS6014574B2 - 短絡保護回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、集積回路用保護回路構成、さらに椿定してい
えば、負荷の短絡または過負荷条件を取除き、始動時お
よび出力低電圧信号上昇時間中は保護回路を不能化する
電圧感知保護回路構成に関するものである。

〔先行技術〕

伝送ライン用ライン・ドライバなどの出力回路は、伝送
ラインに対する短絡または過酷な電力消費条件の場合に
、一種の保護回路構成を必要とする。

この問題に対する通常の解決法は、基本的に蟹源と負荷
の間に蟻緩された抵抗からなり、負荷に加えられる電流
を感知する電流感知方式を採用することである。大型の
電流感知抵抗は、今日の技術を用いたモノリシック集積
回路には組込めない。米国特許第３７５３０７８号は出
力電流を感知し、出力電流がある正常作動値を越えた場
合には保護措置をとる保護配置の良い例である。

米国特許第３７４８５６ｙ戦ま、小型の直列抵抗を用い
て負荷電流を感知する電圧調節式電源を利用したもう一
つの例であり、さらに過負荷条件の場合の保護回路を含
んでいる。

ｍＭテクニカル・デイスクロージヤ・プレテン第１２琶
第１１号、１９７位王４月、ｐ．２０１９には、電流を
抵抗で感知し、鰭流が規定の値を越えた場合にはその電
圧変化によってＳＣＲを通電する、短絡および過負荷保
護回路が記述されている。

出力電圧を感知して、出力電圧がその正常な上位レベル
電圧以上に低下した場合には出力素子を遮断する保護回
路は、始動の際にあるいは出力電力が低いレベルから高
レベルに籾換わった場合に、護トリップの問題があるた
め、利用されない。

上記のような先行技術による電流感知方式では、誤トリ
ップ問題は起こらない。〔本発明〕 本発明は、ライン・ドライバ用の短絡又は過負荷保護回
路に関するものであり、トリップ電圧を作るように選定
した回路要素特性値及び電源電圧を有する感知回路によ
って出力電圧を監視する。

この保護回路構成は、出力電圧を、過負荷または短絡に
よって電圧が規定のトリツプ電圧以下に低下した場合に
ライン・ドライバを切るスイッチ回路に、バイアスをか
けるバイアス回路に伝達するための、電圧シフト回路を
含んでいる。問題となるトリップ電圧は、入力信号に対
してスイッチ切換えトランジス外こ、同じ信号に対して
出力トランジスタへの入力経路で得られる入力遅延より
も長い遅延経路を設けることによって回避される。この
遅延の差を利用して、出力電圧がトリップ電圧より高い
値に上昇するまで保護回路構成を不能化する。謀トリッ
ブ問題が除去されたライン・ドライバ用電圧感知保護回
路を提供することが、本発明の主目的である。

本発明の第２の目的は、トリツプ鰭圧しベルを簡単にセ
ットまたは変更できる、保護回路を提供することである
。本発明の第３の目的は、過負荷を取除き、次に入力側
を低電圧状態にすることによってリセットされる、保護
回路を提供することである。

本発明の第４の目的は、保護回路を解除するェミッタ抵
抗の値が、保護回路のセットされるェミッタ抵抗の値よ
りも大で発振しない保護回路を提供することである。

第１図には、従来の短絡ないし過負荷保護回路機成のな
い、ライン・ドライバ４を励振する磯準ショツトキ・バ
リア・ダイオードでクランプされた入力ステージ２の具
体形を概略的に示してある。

この回路は、トランジスタの飽和を防止するためにベー
スとコレクタの間にダイオード１１が接続された、ェミ
ツタ・フオロワ方式で接続されたＮＰＮトランジスタ１
０を含んでいる。制限抵抗１４は、一端がトランジスタ
１０のコレク外こ接続され、他端が電圧電源１６に接続
されている。この抵抗は、トランジスタ１０を介して出
力回線に加えられる電力を制限する。抵抗１８は、一端
が電圧電源１６に接続され、他端がトランジスタ１０の
ベースに接続されている。この抵抗は、トランジスタ１
０のベースにバイアスをかける。出力回線は、一端がト
ランジスタ１０のェミッ外こ接続され、他端が回路アー
スに接続された負荷抵抗友Ｅによって表わされている。
標準ショツトキ・バリア・ダイオードでクランプされた
ＴＴＬ入力ステージ２は、ライン・ドライバ４と共に、
次のように作動する。入力電圧ＶＩＮがトランジスタ２
２のェミッタで、低レベルにある場合、電圧電源１６な
らびにバイアス抵抗２４によってトランジスタ２２のベ
ース・ェミッタ接合に順バイアスがかかり、オンないし
伝導状態となる。抵抗２６中を通る電流により、その間
に電圧低下が生じ、その電圧がトランジスタ２８のベー
スにかかって、ベース・ェミッタ接合が逆方向にバイア
スされ、トランジスタ２８がカットオフされる。トラン
ジスタ２８がカットオフされると、トランジスタ３０も
カットオフされる。トランジスタ３０がカットオフされ
たことにより、一端が電圧電源１６に接続され他端がト
ランジスタ１０のベースに接続された抵抗１８中を流れ
る電流による電圧低下が生じなくなるので出力トランジ
スタ１０がオンとなり、負荷抵抗ＲＥにまたがって現わ
れる出力電圧は高の状態となる。ダイオードＤ２，Ｄ３
およびＤ４は、各トランジスタ３０，２８および２２を
非飽和に保つために、それらのベースとコレクの間に接
続されたショットキ・バリア・ダイオードである。入力
電圧Ｖ，Ｎが高いレベルにある場合、それぞれ電源電圧
１６ならびに抵抗２４おび２６を介してトランジスタ２
２はオフ条件へとバイアスされ、トランジスタ２８はオ
ン条件へとバイアスされる。

トランジスタ２８が伝導状態になると、トランジスタ３
０のベース・ェミツタ接合が順方向にバイアスされて、
トランジスタ３０はオンとなる。これによって抵抗１８
中を流れる電流によりトランジスタ１０のベースの電圧
が低下し、ベース・ェミッタ接合に逆バイアスがかかっ
てトランジスタ１０がオフとなり、出力電圧Ｖｏ町が低
の状態になる。出力電圧レベルならびに電流出力は、明
らかに負荷抵抗ＲＥの関数であり、ＲＥがゼロに近づく
と（短絡出力）、電流出力がその正常値から激しく増大
する。この増大電流状態は、ライン・ドライバ構成要素
の故障をもたらすものであるが、ライン・ドライバ４の
出力鷲圧ＶｏＵｒを感知して電圧を規定のプレセツト・
トリツプ閥値以下にする、短絡などによって起こる電圧
低下に応じて出力トランジスタ１０を遮断する第２図に
示した本発明の保護回路構成を追加することによって防
止される。第２図では、第１図と同じ構成要素を示すの
に、同一の参照番号を用いる。保護回路６は、そのコレ
クタが出力トランジスタ１０のベースに接続され、その
ェミッタが負荷′（ＲＥ）２０‘こ接続されたバイアス
・スイッチング・トランジスタ３２からなっている。ト
ランジスタ３２のベースは、トランジスタ３４のコレク
タに接続されている。トランジスタ３２は、出力トラン
ジスタ１０をオンおよびオフに切換えるように、バイア
スを切換えるためにオンおよびオフにバイアスされる。
トランジスタ３４は、そのコレクタがやはり基本的にバ
イアス切換えトランジスタ３２に対するバイアス抵抗と
して働く、抵抗３８を介して、電圧電源１６に接続され
ている。トランジスタ３４のェミツタは、抵抗４０を介
して回路アースに接続されている。トランジスタ３４の
ベースは、直接トランジスタ４２のベースに接続されて
いる。トランジスタ４２のベースおよぴコレクタは互い
に接続され、このトランジスタがダイオードとして働く
ようになっている。トランジスタ４２のエミツタは、ト
ランジスタ３２のェミッ外こ接続されている。トランジ
スタ４２のコレク外ま、ダイオード接続されたトランジ
スタ４２に順バイアスをかけるためのプラス爵位を確立
する抵抗４４を介して、電圧電源１６に接続されている
。トランジスタ４６は、そのベースが抵抗４８を介して
トランジスタ２８のェミッタに接続されている。トラン
ジスタ４６のコレクタは、正の蚤圧電源１６へ接続され
た抵抗３８の他滞、トランジスタ３４のコレクタ、トラ
ンジスタ３２のベースを接続した／ードＢに接続されて
いる。トランジスタ４６のェミツ外ま、回路アースに接
続されている。トランジスタ４６は、飽和を防止もする
ためのベースをコレクタに接続する高速のスイッチング
・ダイオード（シヨツトキ・バリア・ダイオード）がな
いことを除けば、トランジスタ３０と同一であること、
ならびにトランジスタ４６と３０は並列接続されている
ことを指摘しておく。保護回路６の動作は、次のように
説明できる。正常な動作中即ち出力に短絡を生じていな
いとき入力ステージに対する入力電圧ＶＩＮが低い場合
トランジスタ２２は伝導性となり、トランジスタ２８は
非伝導性である。トランジスタ３０および４６は、共に
オフとなる。トランジスタ３０がオフのため、抵抗１８
での電圧降下が減少してノードＡの電圧が上昇し、トラ
ンジスタ１０のベース・ヱミツタ接合が順バイアスされ
てオンになり、出力電圧は高の状態になる。入力電圧Ｖ
ＩＮが低く、出力に短絡を生じて保護機能が働らいた後
は、トランジスタ１０はオフに、トランジスタ３２はオ
ンになり、出力電圧は低となる。

電圧入力ＶＩＮ信号が高い状態に上昇した場合、トラン
ジスタ２２はオフに、トランジスタ２８及び３０はオン
となり、トランジスタ１０がオフになる。トランジスタ
４６はオンにトランジスタ３２はオフになり、出力は低
となる。トランジスタ３０は、飽和防止のためベースと
コレク夕の間に接続された、ショツトキ・バリア・ダイ
オードＤ２を備えていることを指摘しておく。また、ト
ランジスタ４６には、この種の飽和防止ダイオードがベ
ースとコレクタの間に接続されていないことを指摘して
おく。従って、トランジスタ３０が抵抗１８中の電流を
遮断する場合、電圧低下は少なく、／ードＡの電圧が上
昇して、トランジスタ１０のベースに充分なプラス鰭圧
がかかり、ベース・ヱミツタ接合に順バイアスがかかり
、トランジスタ１０がオンとなる。トランジスタ４６が
飽和し従ってオフになるのは、トランジスタ３０がオフ
になるのより遅い。このオフになる時間の差は主として
トランジスタ４６（オン）のェミツ夕電流によって決ま
る。出力電圧がトリップ電圧より高い値に上昇するまで
の時間は２０ナノ秒未満である。従って、抵抗３８中の
電流の減少は、より遅い速度であり、ノードＢでの電圧
上昇はノードＡでの蟹圧上昇よりも遅くなる。この遅延
によって、保護回路は、事実上、始動時または上昇する
出力電圧の低電圧部分で低電圧を感知できなくなる。こ
のような正常な作動中には、問題となるトリップはなく
、トランジスタ３２はカットオフされたままとなる。最
後に、トランジスタ４６が完全にオフである場合、トラ
ンジスタ３４のコレクタ電圧（ノードＢ）は、出力電圧
ＶｏＵＴのみの関係となり、以下に説明するように保護
回路は活動状態となる。出力電圧ＶｏＵＴが、過負荷な
いし短絡の指標である規定のトリップ電圧以下に低下し
た場合、抵抗３８中の電流が減少して、ノードＢの電圧
が増大し、そのため結局スイッチング・トランジスタ３
２がオンとなり、今度は出力トランジスタ１０のベース
でのバイアスが変化してその間を流れる電流を遮断し、
構成要素が加熱およびそれによるトランジスタの断線か
ら保護される。

トランジスター０のェミッタで短絡ないし過負荷が起こ
ると、電流は激しく増大し、それに応じて電圧が低下す
る。この低電圧は、負荷のェミツタ接続側に接続された
トランジスタ４２のェミッタでも見られる。トランジス
タ４２は、べ−スとコレクタの間の直接接続によってダ
イオードとして接続されている。抵抗４４によって、ト
ランジスタ４２は順方向にバイアスされた状態に保たれ
る。トランジスタ３４および４２は、べ−ス・ェミツタ
電圧低下の同じものが選択される。実際には同一チップ
上のモノリシック集積トランジスタは、同一のベース・
ェミッタ電圧低下を示す。トランジスタ３４および４２
の各ベースは、互いに接続されているため共通である。
従ってトランジスタ３４のェミッタ電圧はトランジスタ
４２のェミッタ電圧（即ち出力電圧ＶｏＵＴ）に等しい
。短絡のために出力電圧ＶｏＵ，が低下するとトランジ
スタ３４のェミッタの電圧が低下する。抵抗３８中の電
流はトランジスタ４６がオフの場合にのみ出力電圧Ｖ。
ＵＴの関数となることを指摘しておく。それに対応する
抵抗３８での蟹圧上昇が、ノードＢおよびそれに後続さ
れたトランジスタ３２のベースで見られる。このトラン
ジスタ３２のベースの電圧上昇によって、ベース・ェミ
ツタ接合に順バイアスがかかり、トランジスタ３２がオ
ンとなって、抵抗１８中の電流が増大し、そこにかかる
電圧低下が増大してノードＡの電圧が充分に下がり、ト
ランジスタ１０がカットオフされる。トランジスタ３２
がオンになると、回路はプラスのフィードバック条件に
より、トランジスタ１０が完全にオフとなり、こうして
過剰電流のストレスから保護される。フィードバック経
路は、トランジスタ１０のェミツタ接続からなり、トラ
ンジスタ１０がオフされるとＶＯＵＴの減少がみられる
。

低下した電圧は、先に説明したようにトランジスタ３４
のェミッタで確立される。その結果、抵抗３８中を流れ
る蟹流が減少し、そのためにそこにかかる電圧が増大し
、こうしてさらにノードＢの電圧が増大し、トランジス
タ３２がオンとなって、抵抗１８中を流れる電流がより
激しく増大し、そのため電圧低下が増大して、トランジ
スタ１０のベースでノードＡの電圧が下がり、それが全
にオフとなる。出力トランジスタ１０をオフにするよう
にこの保護回路構成を作動するトリップ電圧は、電源電
圧からトランジスタ３２のベース・ェミツタ間電圧を減
じた電圧に正比例する（第３図参照）。

電源電圧およびトランジスタ３２のベース・ェミッタ電
圧は、動作温度領域全体に渡って比較的安定であり、抵
抗のチップ上トラッキングは良いので、小さな誤差で鷺
圧トリツプをセットすることができる。回路がトリップ
された後、出力トランジスタ１川まェミッ夕の抵抗ＲＥ
が充分に大きくなるまでオフのままとなっている。

この場合、保護回路はェミッタ抵抗値ＲＥが正常動作範
囲（第３図参照）以上に戻るまで復帰しない。第３図は
、出力電圧ＶｏＵＴをェミッタ抵抗ＲＥに対してプロツ
トした出力電圧の軌跡を示したものである。ェミツタ抵
抗が減少し、出力電圧が低下してトリップ電圧に達する
と、出力トランジスタ１０の遮断のために電圧は急激に
低下し、次に出力トランジスタ１０が完全にカットオフ
されるとゼロに向って低下する。ェミッタ抵抗は、上昇
するときはトリップ電圧の急激な電圧低下点まで実線に
沿って進み、その先は出力トランジスタがオンとなる値
まで点線に沿って進むことを指摘しておく。ェミッタ抵
抗の正常の作動範囲を図に示してある。出力トランジス
タ１０をオンにするのにはそのェミツタがトランジスタ
１０のェミツ夕に接続されＶ。ＵＴ電位にあるスイッチ
ング・トランジスタ３２によって実現される。ェミツタ
抵抗ＲＥが増大すると、トランジスタ３２のベース・ェ
ミツタ接合に逆バイアスがかかり、トランジスタは、オ
フとなる。トランジスタ３２の電流が減少すると、それ
にかかる電圧が上昇して、トランジスタ１０のベースで
ノードＡに影響を与え、順バイアスがかかって、トラン
ジスタ１０がオンとなる。保護回路は、入力状態を次の
低電圧入力値に変えることによっても解除される。従っ
て特別のＩＪセット・パルスは不必要である。本発明の
効果は、保護対象回路の短絡及び過負荷状態を検出して
保護動作する電圧感知型の構成としたことにより、電流
感知型の場合に不可避の熱発生及びその放熱の問題を解
消し集積回路化して小型化できたこと、又これにより従
来希望されつつ実現しなかった取りわけモ／リシツク集
積回路等への一体的組込みを可能にしたこと、電圧感知
型でありながらその場合に従来不可避であった始動時又
は出力電圧が低レベルから高レベルに切換わる間の謀ト
リップ問題を解消したこと等である。

従って、又、この保護回路は入力を低電圧入力値に変え
ることにより誤トリップの問題を生じることなく復帰で
きるので特別のりセット・パルスを必要としないことも
効果の１つである。図面の簡単な鼓明 第１図は先行技術によるショットキ・バリア・ダイオー
ドでクランプされた入力ステージおよびライン・ドライ
バを示す概略図である。

第２図は、短絡ないし過負荷に対して保護された本発明
のライン・ドライバをキ隣略的に図示したものである。
第３図は、ライン・ドライバのヱミッタ抵抗に対してプ
ロットした、出力電圧の軌跡である。２……入力ステー
ジ、４……ライン・ドライバ、６……保護回路、１０…
…出力トランジスタ、１６・・・・・・電源、１８・・
・・・・バイアス抵抗、２０・・・・・・負荷、３２・
・・・・・バイアス・スイッチング・トランジスタ、３
４……トラツキング・トランジスタ、３８・・・・・・
バイアス抵抗、４０・・…・制限抵抗、４２…・・・電
圧シフト・トランジスタ。

第１図 第２図

Claims (1)

【特許請求の範囲】
1. １ コレクタが電源に接続されたエミツタが負荷２０の
   入力端に接続された出力トランジスタ１０と、 上記電
   源と上記出力トランジスタのベースとの間に接続された
   第１のバイアス抵抗１８と、 コレクタが上記出力トラ
   ンジスタのベースに接続されエミツタが負荷の入力端に
   接続され、上記出力トランジスタのオン・オフ操作のた
   めバイアスを切換えるスイツチング・トランジスタ３２
   と、 コレクタが上記スイツチング・トランジスタのベ
   ースに接続され且つ第２のバイアス抵抗３８を介して上
   記電源に接続され、エミツタが抵抗４０を介して接地さ
   れた電圧トラツキング・トランジスタ３４と、 コレク
   タが上記電圧トラツキング・トランジスタのベース及び
   上記電圧源に接続され、エミツタが上記負荷の入力端に
   接続されたダイオード接続素子４２と、 上記スイツチ
   ング・トランジスタのベースと上記出力トランジスタの
   ベースに夫々入力信号を与えるための第１及び第２のト
   ランジスタ４６，３０と、 上記第２の反転トランジス
   タ３０を非飽和に保つためそのベースとコレクタの間に
   接続されたスイツチング・ダイオードＤ２とを含み、
   上記第１の反転トランジスタ４６は上記出力トランジス
   タ１０のベースに於ける信号反答よりも遅れて上記スイ
   ツチング・トランジスタ３２のベースに入力信号応答を
   与えることにより出力信号上昇時の低電圧部分中には保
   護動作を不能化することを特徴とする短絡保護回路。