JPS61245222A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPS61245222A JPS61245222A JP8686485A JP8686485A JPS61245222A JP S61245222 A JPS61245222 A JP S61245222A JP 8686485 A JP8686485 A JP 8686485A JP 8686485 A JP8686485 A JP 8686485A JP S61245222 A JPS61245222 A JP S61245222A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main control
- voltage
- control transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は半導体集積回路等の電子回路の電源として使
用される直列制御型定電圧電源回路、特にその短絡保護
回路に関する。
用される直列制御型定電圧電源回路、特にその短絡保護
回路に関する。
トランジスタを制御素子として組合せた定電圧電源回路
として入、出力端子間に主制御トランジスタを直列に介
挿した頭記の直列制御型定電圧電源回路が広く採用され
ている。かかる定電圧電源回路は効率に優れている反面
、負荷側のショート等により出力端子に短絡が発生する
と主制御トランジスタが過負荷状態となってトランジス
タが破壊する事態が発生する。このために通常は主制御
トランジスタを過負荷から守るために定電圧電源回路は
過負荷保護回路を備えており、この場合の保護方式とし
て電流制限方式が一般に採用されている。 次に上記した電流制限方式の過負荷保ｔ！機能を備えた
従来の定電圧電源回路を第４図に示す。図において、１
．２は入、出力端子、３は主制御トランジスタ、４は比
較増幅器、５は基準電圧源、６，７が検出抵抗である。 かかる定電圧電源回路の動作は周知であり、基準電圧と
出力電圧とを比較増幅器４で比較した上でその誤差を増
幅し、その出力で主制御トランジスタ３のベース電流を
制御して出力電圧の定電圧化を図る。かかる定電圧ｉｉ
源回路に対してその過負荷保護回路は電流検出抵抗８と
保護トランジスタ９とにより構成されている。すなわち
出力端子２側に短絡が発生して出力電流が増大すると、
電流検出抵抗８の電圧降下が保護トランジスタ９のベー
ス・エミッタ間電圧Ｖｂｅを押し上げてトランジスタ９
を導通させ、これにより主制御トランジスタ３のヘース
電流壱制限シてトランジスタ３に過電流が流れるのを防
いで過負荷から保護する。 ところで上記した従来の保護回路では、出力電流回路に
電流検出抵抗８が介挿されているために、入力端子１に
加える最低入力電圧は抵抗８の電圧降下分だけ高くする
必要があり、この結果として通常動作時の回路内電力損
失が大きくなるという問題が残る。特に近年では電子機
器の低績費電力化が要求されており、この要求に対して
は無駄な電力損失を極力減らす必要があり、この面から
電力損失の増加なしに定電圧電源回路を短絡から保護で
きるならばその効果は極めて大である。
として入、出力端子間に主制御トランジスタを直列に介
挿した頭記の直列制御型定電圧電源回路が広く採用され
ている。かかる定電圧電源回路は効率に優れている反面
、負荷側のショート等により出力端子に短絡が発生する
と主制御トランジスタが過負荷状態となってトランジス
タが破壊する事態が発生する。このために通常は主制御
トランジスタを過負荷から守るために定電圧電源回路は
過負荷保護回路を備えており、この場合の保護方式とし
て電流制限方式が一般に採用されている。 次に上記した電流制限方式の過負荷保ｔ！機能を備えた
従来の定電圧電源回路を第４図に示す。図において、１
．２は入、出力端子、３は主制御トランジスタ、４は比
較増幅器、５は基準電圧源、６，７が検出抵抗である。 かかる定電圧電源回路の動作は周知であり、基準電圧と
出力電圧とを比較増幅器４で比較した上でその誤差を増
幅し、その出力で主制御トランジスタ３のベース電流を
制御して出力電圧の定電圧化を図る。かかる定電圧ｉｉ
源回路に対してその過負荷保護回路は電流検出抵抗８と
保護トランジスタ９とにより構成されている。すなわち
出力端子２側に短絡が発生して出力電流が増大すると、
電流検出抵抗８の電圧降下が保護トランジスタ９のベー
ス・エミッタ間電圧Ｖｂｅを押し上げてトランジスタ９
を導通させ、これにより主制御トランジスタ３のヘース
電流壱制限シてトランジスタ３に過電流が流れるのを防
いで過負荷から保護する。 ところで上記した従来の保護回路では、出力電流回路に
電流検出抵抗８が介挿されているために、入力端子１に
加える最低入力電圧は抵抗８の電圧降下分だけ高くする
必要があり、この結果として通常動作時の回路内電力損
失が大きくなるという問題が残る。特に近年では電子機
器の低績費電力化が要求されており、この要求に対して
は無駄な電力損失を極力減らす必要があり、この面から
電力損失の増加なしに定電圧電源回路を短絡から保護で
きるならばその効果は極めて大である。
この発明は上記の点にかんがみなされたものであり、電
力の増加なしに回路を短絡から保護でき、かつ短絡状態
が解除された場合には直ちに正常動作に復帰する短絡保
護機能を備えた定電圧電源回路を提供することを目的と
する。
力の増加なしに回路を短絡から保護でき、かつ短絡状態
が解除された場合には直ちに正常動作に復帰する短絡保
護機能を備えた定電圧電源回路を提供することを目的と
する。
上記目的を達成するために、この発明は出力端子の短絡
状態を出力端子電圧ＯＶとして検出し、且つこの検出に
基づいて主制御トランジスタのベース電流を抑制するよ
うに働（短絡保護回路を備え、出力端子の短絡発生を従
来方式のように電流検出でなしに出力端子電圧で検出し
て主制御トランジスタのベース電流を所定電流以下に減
少させ、これにより主制御トランジスタの電流制限を行
ってトランジスタ破壊から保護しようとするものである
。なおここで主制御トランジスタに対して入力側から少
なくとも回路の起動に必要な微少なベース電流を常時与
えておくことにより、出力側の短絡状態が解除した際に
は直ちに正常な動作に復帰できることになる。
状態を出力端子電圧ＯＶとして検出し、且つこの検出に
基づいて主制御トランジスタのベース電流を抑制するよ
うに働（短絡保護回路を備え、出力端子の短絡発生を従
来方式のように電流検出でなしに出力端子電圧で検出し
て主制御トランジスタのベース電流を所定電流以下に減
少させ、これにより主制御トランジスタの電流制限を行
ってトランジスタ破壊から保護しようとするものである
。なおここで主制御トランジスタに対して入力側から少
なくとも回路の起動に必要な微少なベース電流を常時与
えておくことにより、出力側の短絡状態が解除した際に
は直ちに正常な動作に復帰できることになる。
【発明の実施例］
第１図および第２図はそれぞれこの発明の異なる実施例
の回路図を示すものであり、第４図と同一部品には同じ
符合が付しである。まず第１図の実施例において、比較
増幅器４はトランジスタ１０゜１１、１２．１３および
１４で構成されており、ツェナーダイオード５ａと抵抗
５ｂとの分圧で基準電圧を形成する基準電圧源５より比
較増幅器４に与えられた基準電圧と、検出抵抗６，７の
分圧で与えられた出力電圧とを比較した上でその誤差を
増幅して主制御トランジスタ３を駆動制御する。また基
準電圧源５と主制御トランジスタ３のベースとの間には
抵抗１５とダイオード１６からなるベース電流付与回路
１７が構成されており、これを通じて主側ｍトランジス
タ３を起動させるために必要な微少なベース電流が供給
されるように回路構成されている。 一方、上記回路に対し短絡保護回路１８として基準電圧
源５とカレントミラー回路を構成する前記トランジスタ
１４のベースとの間には抵抗１９．ダイオード２０およ
びトランジスタ２１が介挿され、かつ前記抵抗１９とダ
イオード２０との間の地点へと出力端子２との間にダイ
オード２２を介して出力電圧を与えるようにしている。 上記の回路で入力端子１に電圧が印加されると、最初は
出力電圧が零であるので前記したＡ点の電位はダイオー
ド２２の順方向電圧Ｖｆ （約０．６Ｖ）となっており
、従ってＢ点の電位はほぼＯｖである。 これによりトランジスタ２１には電流が流れず、カレン
トミラー回路のトランジスタ１４の電流も零であるので
、比較増幅器４からは主制御トランジスタ３にベース電
流が供給されない。一方、この状態で前記した抵抗１５
．ダイオード１６を通じて入力側から微少電流が主制御
トランジスタ３ヘヘース電流として供給されるので、出
力端子２には電圧が現れ始める。ここで出力電圧がトラ
ンジスタ２１を動作させるためのベース・エミッタ間電
圧Ｖｂｅ（約０．６Ｖ）まで上昇すると、Ｂ点の電位も
前記電圧Ｖｂｅに達し、トランジスタ１４が導通ずるよ
うになる。この結果比較増幅器４が働き、主制御トラン
ジスタ３には充分なベース電流が供給され、出力電圧が
急速に上昇して通常の定電圧動作に移行し、以降は出力
電圧を安定化するように動作する。 この場合に基準電圧は一般には出力電圧よりも低電圧に
選定されており、したがって通常の動作時にはダイオー
ド１６は逆バイアスとなり、ベース電流付与回路１７を
通して基準電圧源５から主制御トランジスタ３にはベー
ス電流が供給されない。一方、この状態で出力側に短絡
が発生すると、出力端子電圧がＯＶとなるのでＡ点の電
位がダイオード２２の順方向電圧Ｖｆ （約０．６Ｖ）
に低下し、トランジスタ２１への電流が遮断される。し
たがって比較増幅器４は動作を停止し、主制御トランジ
スタ３へのベース電流供給も停止する。この結果主制御
トランジスタ３のベース電流はベース電流付与回路１７
の抵抗１５．ダイオード１６を通じて供給される僅かな
電流に制限されることになる。したがって抵抗１５をあ
らかじめ出力端子の短絡状態で主制御トランジスタ３に
通流する出力電流がトランジスタの安全動作領、域内に
あるように選定しておくことにより、短絡時にもな電流
に制限されて主制御トランジスタ３は破壊せず短絡保護
機能が達成されることになる。またショートした負荷を
回路から切り離すなどの保護手段で出力側の短絡状態が
解除されると、前述した起動時と同様な経過をたどって
出力電圧が正常な出力電圧となるように自動的に復帰す
る。しかも図示実施例の回路によれば、第４図に示した
従来回路における電流検出抵抗が不要となるので、通常
動作時の電力損失を低減できることになる。 第２図は負電圧出力の定電圧電源回路を対象とするこの
発明の別な実施例を示すものであり、この実施例では比
較増幅器４がトランジスタ１０．１１゜１２）１３およ
び定電流源２３とで構成されており、その出力がトラン
ジスタ２４を介して主制御トランジスタ３のベースに与
えられる。さらに前記トランジスタ２４のコレクタとＧ
ＮＤとの間にはトランジスタ２５が介挿され、かつこの
トランジスタ２５のベースへ抵抗２６を介して出力端子
電圧を与えるようにして短絡保護回路１８を構成してい
る。なお前記した定電流源２３の具体的な回路例を第３
図に示す。 次に上記回路の動作に付いて説明する。入力端子１に負
の非安定電圧が印加されると、最初の出力は零であるの
でトランジスタ２５は遮断状態である。一方、主制御ト
ランジスタ３のベースには定電？Ｘ’６１２３を通じて
回路の起動に必要な微少な電流が与えられ、出力端子２
に出力電圧が現れ始める。 ここで出力電圧がトランジスタ２５を作動させるための
ベース・エミッタ間電圧Ｖｂｅ（約−０，６Ｖ）に達す
ると、トランジスタ２５が導通して主制御トランジスタ
３には充分なベース電流が供給され、出力電圧は急速に
立ち上がり、出力端子２には安定した出力電圧が出力さ
れるように通常の電圧安定化動作に入る。この状態で出
力端子２側で短絡が発生すると、出力端子の電圧がＯｖ
に低下するので、この出力電圧が抵抗２６を介して与え
られる０点の電位がＯＶとなり、トランジスタ２５が遮
断される。したがって主制御トランジスタ３のベース電
流は定電流源２３から供給される微少電流のみとなり、
短絡出力電流が小さな値に制限されるようになる。ここ
であらかじめ定電流源２３を通じて供給される主制御ト
ランジスタ３のベース電流を、短絡時における主制御ト
ランジスタ３をｉｌ流する出力電流がトランジスタの安
全動作領域内に制限されるように選定しておくことによ
り、主制御トランジスタ３を破壊から保護することがで
きる。 なお出力側の短絡状態が解除されると、前述した起動時
と同様な経過を経て出力電圧が正常な電圧となるように
自動的に復帰する。 【発明の効果】 以上述べたようにこの発明によれば、出力端子の短絡状
態を出力端子側より電圧として検出し、かつこの検出に
基づいて主制御トランジスタへのベース電流供給を抑制
するように動作する短絡保護回路をｌｌｉ講え、出力端
子の短絡発生時に主制御トランジスタのベース電流を減
少させて電流制限を行うように構成したことにより、従
来方式のように出力側の短絡状態を検出する電流検出抵
抗を用いないので通常動作時における回路内での無駄な
電圧降下をなくすことができる。したがってその分だけ
入力端子を低減することができて回路内での電力損失の
低減が図れるようになる。
の回路図を示すものであり、第４図と同一部品には同じ
符合が付しである。まず第１図の実施例において、比較
増幅器４はトランジスタ１０゜１１、１２．１３および
１４で構成されており、ツェナーダイオード５ａと抵抗
５ｂとの分圧で基準電圧を形成する基準電圧源５より比
較増幅器４に与えられた基準電圧と、検出抵抗６，７の
分圧で与えられた出力電圧とを比較した上でその誤差を
増幅して主制御トランジスタ３を駆動制御する。また基
準電圧源５と主制御トランジスタ３のベースとの間には
抵抗１５とダイオード１６からなるベース電流付与回路
１７が構成されており、これを通じて主側ｍトランジス
タ３を起動させるために必要な微少なベース電流が供給
されるように回路構成されている。 一方、上記回路に対し短絡保護回路１８として基準電圧
源５とカレントミラー回路を構成する前記トランジスタ
１４のベースとの間には抵抗１９．ダイオード２０およ
びトランジスタ２１が介挿され、かつ前記抵抗１９とダ
イオード２０との間の地点へと出力端子２との間にダイ
オード２２を介して出力電圧を与えるようにしている。 上記の回路で入力端子１に電圧が印加されると、最初は
出力電圧が零であるので前記したＡ点の電位はダイオー
ド２２の順方向電圧Ｖｆ （約０．６Ｖ）となっており
、従ってＢ点の電位はほぼＯｖである。 これによりトランジスタ２１には電流が流れず、カレン
トミラー回路のトランジスタ１４の電流も零であるので
、比較増幅器４からは主制御トランジスタ３にベース電
流が供給されない。一方、この状態で前記した抵抗１５
．ダイオード１６を通じて入力側から微少電流が主制御
トランジスタ３ヘヘース電流として供給されるので、出
力端子２には電圧が現れ始める。ここで出力電圧がトラ
ンジスタ２１を動作させるためのベース・エミッタ間電
圧Ｖｂｅ（約０．６Ｖ）まで上昇すると、Ｂ点の電位も
前記電圧Ｖｂｅに達し、トランジスタ１４が導通ずるよ
うになる。この結果比較増幅器４が働き、主制御トラン
ジスタ３には充分なベース電流が供給され、出力電圧が
急速に上昇して通常の定電圧動作に移行し、以降は出力
電圧を安定化するように動作する。 この場合に基準電圧は一般には出力電圧よりも低電圧に
選定されており、したがって通常の動作時にはダイオー
ド１６は逆バイアスとなり、ベース電流付与回路１７を
通して基準電圧源５から主制御トランジスタ３にはベー
ス電流が供給されない。一方、この状態で出力側に短絡
が発生すると、出力端子電圧がＯＶとなるのでＡ点の電
位がダイオード２２の順方向電圧Ｖｆ （約０．６Ｖ）
に低下し、トランジスタ２１への電流が遮断される。し
たがって比較増幅器４は動作を停止し、主制御トランジ
スタ３へのベース電流供給も停止する。この結果主制御
トランジスタ３のベース電流はベース電流付与回路１７
の抵抗１５．ダイオード１６を通じて供給される僅かな
電流に制限されることになる。したがって抵抗１５をあ
らかじめ出力端子の短絡状態で主制御トランジスタ３に
通流する出力電流がトランジスタの安全動作領、域内に
あるように選定しておくことにより、短絡時にもな電流
に制限されて主制御トランジスタ３は破壊せず短絡保護
機能が達成されることになる。またショートした負荷を
回路から切り離すなどの保護手段で出力側の短絡状態が
解除されると、前述した起動時と同様な経過をたどって
出力電圧が正常な出力電圧となるように自動的に復帰す
る。しかも図示実施例の回路によれば、第４図に示した
従来回路における電流検出抵抗が不要となるので、通常
動作時の電力損失を低減できることになる。 第２図は負電圧出力の定電圧電源回路を対象とするこの
発明の別な実施例を示すものであり、この実施例では比
較増幅器４がトランジスタ１０．１１゜１２）１３およ
び定電流源２３とで構成されており、その出力がトラン
ジスタ２４を介して主制御トランジスタ３のベースに与
えられる。さらに前記トランジスタ２４のコレクタとＧ
ＮＤとの間にはトランジスタ２５が介挿され、かつこの
トランジスタ２５のベースへ抵抗２６を介して出力端子
電圧を与えるようにして短絡保護回路１８を構成してい
る。なお前記した定電流源２３の具体的な回路例を第３
図に示す。 次に上記回路の動作に付いて説明する。入力端子１に負
の非安定電圧が印加されると、最初の出力は零であるの
でトランジスタ２５は遮断状態である。一方、主制御ト
ランジスタ３のベースには定電？Ｘ’６１２３を通じて
回路の起動に必要な微少な電流が与えられ、出力端子２
に出力電圧が現れ始める。 ここで出力電圧がトランジスタ２５を作動させるための
ベース・エミッタ間電圧Ｖｂｅ（約−０，６Ｖ）に達す
ると、トランジスタ２５が導通して主制御トランジスタ
３には充分なベース電流が供給され、出力電圧は急速に
立ち上がり、出力端子２には安定した出力電圧が出力さ
れるように通常の電圧安定化動作に入る。この状態で出
力端子２側で短絡が発生すると、出力端子の電圧がＯｖ
に低下するので、この出力電圧が抵抗２６を介して与え
られる０点の電位がＯＶとなり、トランジスタ２５が遮
断される。したがって主制御トランジスタ３のベース電
流は定電流源２３から供給される微少電流のみとなり、
短絡出力電流が小さな値に制限されるようになる。ここ
であらかじめ定電流源２３を通じて供給される主制御ト
ランジスタ３のベース電流を、短絡時における主制御ト
ランジスタ３をｉｌ流する出力電流がトランジスタの安
全動作領域内に制限されるように選定しておくことによ
り、主制御トランジスタ３を破壊から保護することがで
きる。 なお出力側の短絡状態が解除されると、前述した起動時
と同様な経過を経て出力電圧が正常な電圧となるように
自動的に復帰する。 【発明の効果】 以上述べたようにこの発明によれば、出力端子の短絡状
態を出力端子側より電圧として検出し、かつこの検出に
基づいて主制御トランジスタへのベース電流供給を抑制
するように動作する短絡保護回路をｌｌｉ講え、出力端
子の短絡発生時に主制御トランジスタのベース電流を減
少させて電流制限を行うように構成したことにより、従
来方式のように出力側の短絡状態を検出する電流検出抵
抗を用いないので通常動作時における回路内での無駄な
電圧降下をなくすことができる。したがってその分だけ
入力端子を低減することができて回路内での電力損失の
低減が図れるようになる。
第１図および第２図はそれぞれこの発明の異なる実施例
の定電圧電源回路の回路構成図、第３図は第２図におけ
る定電流源の具体的な回路図、第４図は従来における定
電圧電源回路の回路図である０図において、 に入力端子、２：出力端子、３：主制御トランジスタ、
４：比較増幅器、１７．２３−ベース電流゛Ｅ−τ、：
、６．．ン：、１４口 凰′：ご第１図 第２図
の定電圧電源回路の回路構成図、第３図は第２図におけ
る定電流源の具体的な回路図、第４図は従来における定
電圧電源回路の回路図である０図において、 に入力端子、２：出力端子、３：主制御トランジスタ、
４：比較増幅器、１７．２３−ベース電流゛Ｅ−τ、：
、６．．ン：、１４口 凰′：ご第１図 第２図
Claims (1)
- 【特許請求の範囲】 １）制御素子として入、出力端子間に主制御トランジス
タを直列に介挿し、基準電圧と出力電圧とを比較してそ
の差信号により前記主制御トランジスタを駆動して出力
電圧を定電圧化させる直列制御型定電圧電源回路におい
て、出力端子の短絡状態を出力端子側より電圧として検
出し、かつこの検出に基づいて主制御トランジスタへの
ベース電流供給を抑制するように動作する短絡保護回路
を備え、出力端子の短絡発生時に主制御トランジスタの
ベース電流を減少させて電流制限を行うように構成した
ことを特徴とする定電圧電源回路。 ２）特許請求の範囲第１項記載の定電圧電源回路におい
て、主制御トランジスタに対し常時入力側から起動およ
び短絡解除後の自動復帰に必要な微少ベース電流を与え
るベース電流付与回路を備えていることを特徴とする定
電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8686485A JPS61245222A (ja) | 1985-04-23 | 1985-04-23 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8686485A JPS61245222A (ja) | 1985-04-23 | 1985-04-23 | 定電圧電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245222A true JPS61245222A (ja) | 1986-10-31 |
Family
ID=13898681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8686485A Pending JPS61245222A (ja) | 1985-04-23 | 1985-04-23 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245222A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236111A (ja) * | 1987-03-24 | 1988-10-03 | Nichicon Corp | 電源装置の遮断回路 |
| JP2006039812A (ja) * | 2004-07-26 | 2006-02-09 | Nec Electronics Corp | 直流安定化電源回路 |
| KR100601254B1 (ko) | 1999-04-30 | 2006-07-13 | 페어차일드코리아반도체 주식회사 | 쇼트 방지기능을 갖는 레귤레이터 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127214A (en) * | 1980-03-11 | 1981-10-05 | Toshiba Corp | Power supply circuit |
-
1985
- 1985-04-23 JP JP8686485A patent/JPS61245222A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127214A (en) * | 1980-03-11 | 1981-10-05 | Toshiba Corp | Power supply circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236111A (ja) * | 1987-03-24 | 1988-10-03 | Nichicon Corp | 電源装置の遮断回路 |
| KR100601254B1 (ko) | 1999-04-30 | 2006-07-13 | 페어차일드코리아반도체 주식회사 | 쇼트 방지기능을 갖는 레귤레이터 장치 |
| JP2006039812A (ja) * | 2004-07-26 | 2006-02-09 | Nec Electronics Corp | 直流安定化電源回路 |
| JP4550506B2 (ja) * | 2004-07-26 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 直流安定化電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021701A (en) | Transistor protection circuit | |
| KR920000680B1 (ko) | 과부하 및 단락전류에 대한 집적회로 보호장치 | |
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| US3959713A (en) | Solid state current limit circuit | |
| US4291357A (en) | Short circuit protection circuit | |
| US3074006A (en) | Transistor circuit overload protective device | |
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| JPS61245222A (ja) | 定電圧電源回路 | |
| US4146829A (en) | Battery dissipation limiter circuit | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| JP2692206B2 (ja) | 短絡保護回路 | |
| KR930001255Y1 (ko) | 과전류 검출 및 보호회로 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JP2543118B2 (ja) | 過熱遮断回路 | |
| SU1238047A1 (ru) | Многоканальный источник питани с защитой (его варианты) | |
| JPH0724907Y2 (ja) | 入力保護回路 | |
| JPH0625910U (ja) | 過電流防止回路 | |
| JPH0510846B2 (ja) | ||
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JPS63236111A (ja) | 電源装置の遮断回路 | |
| JPS60237707A (ja) | トランジスタの過電流保護回路 | |
| JPS5873173A (ja) | 半導体レ−ザ素子の保護装置 | |
| JPH10301643A (ja) | 安定化電源の保護回路 |