JPH0412643B2

JPH0412643B2 -

Info

Publication number: JPH0412643B2
Application number: JP59200698A
Authority: JP
Inventors: Paraara Serujio; Toratsuchina Arudo
Original assignee: SGS ATES Componenti Elettronici SpA
Current assignee: STMicroelectronics SRL
Priority date: 1983-09-27
Filing date: 1984-09-27
Publication date: 1992-03-05
Also published as: IT1212775B; FR2552599B1; IT8323003A0; DE3435324C2; US4682120A; JPS60106210A; FR2552599A1; GB8424446D0; GB2148066B; GB2148066A; DE3435324A1; NL8402954A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体電力素子を具える回路、特に
電圧利得が１の信号変換回路、例えばオーデイオ
用電力増幅器の最終段または電圧調整器の短絡防
止電子保護装置に関するものである。

（従来の技術）従来の斯る保護装置は、例えば本願人の出願に
よるイタリア国特許第958867号明細書に記載され
ている。モノリシツク集積化した増幅回路の最終
電力素子を保護するため通常使用される保護装置
は素子を流れる電流の値及び素子の両端間の電圧
の値を記録及び処理するための回路手段を具え
る。

電力素子により消費される瞬時電力に関して得
られた最終情報を用いて所定の電力値以上で素子
の電流を素子端部間の電圧に依存して最大値まで
減少するしきい値回路を作動させるようにする。

出力端子での短絡のような突発的過負荷により
電力素子を危険にさらすレベルに電力が到達する
と直ちに保護装置が応答してトランジスタの特性
曲線によつて限定される安全限界内に消費電力を
維持し得るようにする。

上述の保護装置は、突発的過負荷により集積回
路の電力部品が損傷するのを防止するに十分であ
るが、構成部品が過負荷の間じゆう最大許容電力
で動作するのを防止することはできない。

経済的理由から、一般にかかる電力素子を具え
る集積回路のユーザーは外部放熱器を配置して常
規動作状態のもとで素子によつて発生する熱を放
散させるようにしている。これがため、短絡状態
が長引くと、保護装置を具えているにもかかわら
ず集積回路を損傷させるかまたは保護装置が１部
分を構成する装置全体が過熱し、その結果、装置
に隣接する構体をかなり損傷する危険がある。

他方、電力素子の最大電流レベルを下げること
によつて保護装置の応答しきい値を低くすること
は常規動作状態での回路のダイナミツク動作特性
を不必要に限定するため不都合である。

前述の保護装置が不十分である典型的例は短絡
の危険が特に著しい車輌に装着したオーデイオ増
幅器で生じる。その理由は、特にアースが車体自
体であり、従つて車体の組立て工程中に過失或い
は絶縁不良のため電気接続コードが車体の金属部
分に接触すると短絡が発生し、過大な電流が電力
素子或いは負荷或いはその両方に流れるためであ
る。突発的短絡は速やかに取除かれない限りカー
バツテリが急速に放電して、火災をも生じる原因
となる。

従来の保護装置の他の例として、例えば本願人
によるイタリア国特許出願第23235A／79号明細
書に記載されたものがあり、これはオーデイオ増
幅器の最終段のような電圧利得が１の信号変換回
路が過負荷となるのを防止するように特に設計さ
れている。前述の欠点を除去するために斯る保護
装置は短絡状態のもとでのみ動作するようにし、
保護装置の電力消費を僅かにするようにする必要
がある。

斯る保護装置は、信号変換回路の入力端子及び
出力端子に夫々接続された第１及び第２入力端子
と、信号変換回路の抑止端子に接続された出力端
とを有するしきい値比較器を具え、このしきい値
比較器を適宜調整して出力側で短絡が起きた場合
のように比較器の入力電圧と出力電圧との電圧差
が予め設定した値を越える際にこの比較器から信
号変換回路を抑制する信号を発生するようにして
いる。

しきい値電圧の値は常規負荷状態での特性及び
電力素子に許容される物理的最大消費量に依存し
て選択する。

過負荷状態が取除かれた後に比較器を初期状態
へ復帰させて信号変換回路を常規動作状態に復帰
させることは自動的に或いは手動的に行ない得、
しかも入力電圧と出力電圧との電圧差が予め設定
したしきい値以下に降下するまで信号変換回路の
出力電圧を上昇させることによつて行うことがで
きる。上述のイタリア国出願の明細書には、上述
の機能を負荷に接続された出力端子と高電圧供給
端子との間に挿入された電流源により自動的に実
行する例が記載されている。この場合負荷に供給
する電流を充分にして短絡状態が除去されても、
出力端子に現われる電圧が比較器に対し信号変換
回路の常規動作の抑制を停止させるに十分な値と
なるようにする。

しかし、回路を自動的にスイツチオン状態とす
る方法は、負荷がコンデンサを経て出力端子に交
流結合されている場合、直流分離された信号変換
回路の出力端子の電圧が電流源より生じる電流に
より高くなり過ぎており、しきい値比較器がコン
デンサの後段の負荷の短絡にもはや感応し得ない
ため、逆効果を生じるようになる。

電流源を省略した場合でも理論上最終段の定常
電流は、短絡の除去後信号変換回路を常規動作に
再始動する電圧に出力端子を復帰させるには十分
な値となる。

しかし実際には、この常規状態への復帰は信頼
できないかまたは制御不可能な遅延の後に行われ
る。また、保護回路を自動的に再始動するための
回路手段を設けるにもかかわらず前述の保護装置
は、倍電圧源を使用し、負荷が出力端子及びアー
スの間の直流接続され、アース電位を２個の電源
端子の中間電位とする場合に効果的でない。さら
に、斯る配慮に基いた保護装置を夫々具えるブリ
ツジ回路配置の２個の信号変換回路の出力端子間
に逆位相に挿入された負荷は、回路端部に短絡が
生ずる場合には確実に保護されなくなる。

（発明の目的）本発明の目的は、利得が１で負荷が接続された
信号変換回路に対し、短絡状態にだけ作動し、僅
かな消費電力しか必要とせず、不都合なく電源状
態または負荷と信号変換回路との間の結合状態に
関係なく使用し得る短絡防止保護装置を提供せん
とするにある。

（発明の構成）本発明短絡防止保護装置は信号発生器に接続さ
れた入力端子、負荷接続された出力端子および抑
止端子を有し、常規負荷状態でほぼ電圧利得が１
の信号交換回路に対する短絡防止保護装置におい
て、第１および第２入力端子並びに出力端子をそ
れぞれ有する第１および第２しきい値比較器を具
え、該第１および第２しきい値比較器の第１およ
び第２入力端子を信号交換器の入力端子および出
力端子にそれぞれ接続し、前記第２しきい値比較
器の第１および第２入力端子を負荷の第１および
第２端子にそれぞれ接続し、前記第１しきい値比
較器のしきい値を適宜調整して前記信号変換回路
の入力電力と出力電圧との電圧差が所定値を越え
る場合に該第１しきい値比較器が信号を発生する
ようにし、前記第２しきい値比較器のしきい値を
適宜調整して負荷の第１および第２端子間の電圧
降下が所定値を越える場合に該第２しきい値比較
器が信号を発生するようにし、更に作動端子、第
１および第２出力端子並びに抑止端子とを有する
アクチユエータ回路（ACT）を具え、該アクチ
ユエータ回路の各端子を第１しきい値比較器の出
力端子、信号変換回路の抑止端子、負荷および第
２しきい値比較器の出力端子にそれぞれ接続し、
前記アクチユエータ回路は該回路の第２出力端子
に接続された電流発生回路手段を具え、該電流発
生回路手段により生じた電流値を、負荷に接続さ
れた第２しきい値比較器より大きな負荷の両端間
に電圧降下を生ぜしめるに十分な大きさとしたこ
とを特徴とする。

またさらに、本発明は、入力端子、出力端子及
び抑止端子を夫々有し逆位相で作動し、常規負荷
状態でほぼ電圧利得が１の第１及び第２信号変換
回路と、第１及び第２端子を有し、且つこれら端
子を経て夫々第１信号変換回路及び第２信号変換
回路の出力端子に接続される負荷とを具えた回路
に対する短絡防止保護装置において第１及び第２
入力端子並びに出力端子を夫々有する第１、第２
及び第３しきい値比較器を具え、第１しきい値比
較器の第１及び第２入力端子を第１信号変換回路
の入力端子及び出力端子に夫々接続し、第２しき
い値比較器の第１及び第２入力端子を第２信号変
換回路の入力端子及び出力端子に夫々接続し、第
３しきい値比較器の第１及び第２入力端子を負荷
の第１及び第２端子に夫々接続し、第１しきい値
比較器のしきい値及び第２しきい値比較器のしき
い値を適宜調整して該各しきい値比較器に接続さ
れた信号変換回路の入力電圧と出力電圧との間の
電圧差が所定値を越える場合に各しきい値比較器
が信号を発生するようにし、さらに駆動端子、第
１及び第２出力端子並びに抑止端子を有するアク
チユエータ回路を具え、前記駆動端子を第１及び
第２しきい値比較器に接続し、前記第１出力端子
を両信号変換回路の抑止端子に接続し、前記第２
出力端子を負荷の第１端子に接続し、並びに前記
抑止端子を第３しきい値比較器の出力端子に接続
し、前記アクチユエータ回路は該回路の第２出力
端子に接続された電流源回路手段を具え、該電流
源回路手段より発生した電流を第３しきい値比較
器の所定しきい値より大きな負荷での電圧降下を
生じるに十分な値にし、さらに、前記アクチユエ
ータ回路は負荷の第２端子に接続され且つ基準電
圧を生じるようにした回路手段を具えるようにし
たことを特徴とする。

（実施例）図面につき本発明の実施例を詳細に説明する。
同一の構成要素は同一の記号（文字及び数字）で
示す。

第１図において、ブロツクG_Vは信号変換回路
を示し、この回路は、例えば電力増幅器の最終段
に使用され、正規の負荷をかけた状態で電圧利得
が１となるように設計される。

信号変換回路は、信号入力端子IN及び出力端
子Ｃを有し、この出力端子及びアースの間に負荷
Ｌを接続し、さらにこの回路は抑止端子をも有す
る。しきい値比較器A₁は、２個の入力端子を有
し、この入力端子を夫々信号変換回路の入力及び
出力端子に接続する。

このしきい値比較器は、入力端子に供給された
電圧の差が所定のしきい値を越えた場合にだけ出
力信号を供給するようにする。

常規動作中信号変換回路G_Vの入力及び出力端
子は等電圧にあり、この比較器A₁は何等信号を
発生しないことは明らかである。

しかし、変換器の出力が短絡により過負荷とな
る場合には、出力電圧が入力電圧より低くなる
が、比較器のしきい値状態が満足されると、この
比較器から出力信号を発生し始める。しきい値比
較器A₁の出力は、図においてブロツクACTによ
り表示されるアクチユエータ回路を動作させる端
子に接続する。このブロツクACTには変換器の
抑止端子に接続される第１出力端子と、負荷に接
続された第２出力端子と、抑止端子とを設ける。

しきい値比較器から発生した信号を受信する
と、アクチユエータ回路はその出力端子を経て動
作を行い、まず信号変換回路を抑止し、且つ同時
に電流I₁を発生し、この電流は負荷R_Lを通りアー
スに流れるようになる。第２しきい値比較器A₂
は、負荷R_Lの両端に接続される２個の入力端子
及びアクチユエータ回路の抑止端子に接続される
１個の出力端子を有する。

第１図にはアクチユエータ回路の第３出力端子
としきい値比較器A₂を駆動する端子との間に設
け得る接続をも示す（保護装置の十分な動作の為
に必須でないので破線で示す）。ただしこの接続
は比較器A₁から出力信号の存在時にのみ動作す
るように行う。また、しきい値比較器A₂を、入
力端子に供給された電圧間の差（即ち抵抗R_Lで
の電圧降下）が所定のしきい値を越える場合にだ
け出力信号を供給するようにして、少量の又はほ
とんど無視し得る電流が負荷に流れる場合の短絡
状態において、しきい値比較器A₂は信号を発生
しないが、短絡状態が取除かれると直ちに、負荷
での電圧降下はしきい電圧を越えた値に回復し、
しきい値比較器A₂はアクチユエータ回路抑止用
の信号を出力する。

アクチユエータ回路が遮断されると直ちに信号
変換回路は動作を再開し得ると同時に負荷に流れ
る電流I₁は遮断されるようになる。

電流I₁により比較器A₂を作動状態にして負荷が
回路に結合されているにもかかわらず、短絡状態
が取除かれた時点を検出し、自動的に信号変換器
をON状態に切換えるようにすることを確かめ
た。

常規動作状態に信号変換回路が復帰すると、比
較器A₁も出力端子に信号を供給するのを停止す
る。

第１図の破線により示される接続が存在する場
合、回路状態は以下のようになる。アクチユエー
タ回路が動作状態にない場合、第２比較器もまた
遮断状態にされ、従つて供給エネルギーの僅かな
消費をも避けることができる。

しかし、短絡が生じた原因が取除かれない場
合、アクチユエータ回路によつて信号変換回路を
再動作できない状態に保持して、回路が損傷を被
る危険を避けるようにしている。動作時における
比較器及びアクチユエータ回路により消費される
限られた電流以外の消費はアースに流れ込む電流
I₁であり、従つて回路における供給電流及び熱放
散の双方の総合消費量は短絡状態のもとでさえ極
めて低く維持される。

既知の保護装置の欠点は負荷が交流結合されて
いる場合には生じないことは明らかである。その
理由は自動的なスイツチングON状態への切換え
によるも、短絡状態を検出する回路手段を負荷の
両端に直接接続するため何等問題が生じないから
である。同じ理由でこの装置は倍の供給電流でさ
え十分且つ完全な保護を行い得る。

第２図のブロツク図は、第１図に示した回路と
同様に保護される２個の同一区域を具える電力増
幅器の最終“ブリツジ”段を示す。

ブロツクG_V及びG_V′で示される２個の信号変換
回路は常規負荷状態で電圧利得が１となるように
構成し、各ブロツクは入力端子I_N及びI_N′、出力
端子Ｃ及びC′並びに抑止端子を夫々有する。

負荷R_Lを２個の信号変換回路の出力端子Ｃ，
C′間に挿入する。

しきい値比較器の入力端子を各信号変換回路の
入力及び出力端子に夫々接続する。

斯様に信号変換回路G_V及びG_V′に接続された比
較器A₁，A₁′は、その入力端子に供給される電圧
の差が所定のしきい値を越えた場合にだけ出力信
号を供給するようにする。

前述のように常規動作時における各信号変換回
路の入力及び出力端子は同一電位にあり、これが
ため比較器A₁及びA₁′は如何なる出力信号をも供
給しない。しかし、どちらか１方或いは両方の信
号変換器の出力が短絡により過負荷となる場合に
は、関連する比較器が動作状態となり、出力信号
を供給するような状態となるまで変換器の出力電
圧は入力電圧より低くなる。

両しきい値比較器A₁，A₁′の出力端子を、第
１、第２及び第３出力端子並びに抑止端子を有す
るアクチユエータ回路ACTの動作端子に接続す
る。

第１出力端子を２個の信号変換回路の抑止端子
に接続する。そして第２出力端子を負荷の一方の
端部に接続し、この端子から負荷に電流I₁を供給
する。

第３出力端子を信号変換器G_V′を経て負荷の他
端に結合し、図に線図的に示すような基準電圧を
形成する。

第３しきい値比較器A₂は負荷R_Lの両端に接続
される２個の入力端子とアクチユエータ回路
ACTの抑止端子に接続される１個の出力端子と
を有する。

第３しきい値比較器A₂は、その両入力端子に
印加される電圧が所定値を越えると共に電圧差即
ち負荷での電圧降下R_L・I₁が所定しきい値より大
きい場合にだけ出力信号を供給するように構成す
る。

直接負荷での短絡或いは出力端子とアースとの
間での短絡等の全ての短絡状態で、第３しきい値
比較器A₂は出力信号を供給しない。その理由は、
一方では負荷での電圧降下が実際に零となり、他
方では負荷の短絡端部での電圧が実際に零となる
ためである。

何れの原因においても短絡が除去されると直ち
に、負荷での電圧降下は電流I₁によりしきい値を
越えて上昇し、負荷の両端の電位は負荷に接続さ
れた基準電圧の為上昇して、第３しきい値比較器
A₂は出力信号を供給するようにする。

アースから基準電圧を供給する点以外は、第２
図の保護装置の動作は全体及び個別の装置におい
て、第１図の装置と全く同一である。又、ブリツ
ジ構体とすることによつても負荷が変換器回路へ
の保護を有効にすると共に負荷を変換回路に接続
する全ての状態のもとで自動的なスイツチングオ
ン状態への切換えを行うことができる。

第３図には、第２図のブロツク線図における本
発明による短絡防止保護装置を設けた実施例を示
す。図示した回路はモノリシツク集積化形態に組
立てるのに特に好適である。

２個のブリツジ区域の各々の信号変換回路は、
電圧利得が１の典型的なAB級電圧増幅器の最終
段の回路である。

２個の信号変換回路は全く同一であり、且つ他
方の回路は一方の回路の記号にプライム符号を付
けて示しており、そのため一方の信号変換回路の
みを考察するものとする。

本例回路は２個のNPN型パワートランジスタ
T₁及びT₂を具え、パワートランジスタのコレク
タを電源の正端子V_Sに接続し、パワートランジ
スタのエミツタを第２の電源端子であるアース端
子に接続する。

パワートランジスタT₁のエミツタとパワート
ランジスタT₂のコレクタとの接続点を、信号変
換回路の出力端子Ｃとし、この出力端子Ｃを負荷
R_Lの第１端子に接続し、負荷R_Lの第２端子を第
１信号変換回路と同一である第２信号変換回路の
対応する出力端子C′に接続する。

パワートランジスタT₁及びT₂のベースを他の
２個のNPN型トランジスタT₃及びT₄のエミツタ
に夫々接続し、さらにこれらトランジスタT₃及
びT₄のエミツタを、各々抵抗T₃及びT₄を経てパ
ワートランジスタT₁及びT₂のエミツタに接続す
る。

トランジスタT₄のベース及びコレクタをPNP
型トランジスタT₅のコレクタ及びエミツタに
夫々接続し、このトランジスタT₅のコレクタを
抵抗R₅を経てアースに接続する。変換すべき信
号は、NPNトランジスタT₆（前段の回路に属す
るため図には破線で示す）を経て信号変換回路に
供給する。トランジスタT₆は、そのエミツタを
アースに接続し、コレクタをトランジスタT₅の
ベースに接続すると共に第１、第２及び第３ダイ
オードD₁，D₂及びD₃を経てトランジスタT₃のベ
ースに接続し、またこのトランジスタT₃のベー
スは定電流源G₁を経て電源V_Sに接続する。ダイ
オードD₁及びD₂の間の接点を信号変換回路の入
力端子INとする。

しきい値比較器A₁は両エミツタが定電流源G₂
を経て電流V_Sに共に接続された２個のPNPトラ
ンジスタT₇及びT₈を具える差動回路により構成
する。トランジスタT₇のコレクタは直接アース
に接続する。トランジスタT₇のベースはダイオ
ードD₁及びD₂の間の入力端子INに接続され、ト
ランジスタT₈のベースはダイオードD₄を経て出
力端子Ｃに接続される。

この変換器は、正常動作時に入力端子IN及び
出力端子Ｃの接合が等電位であるように組立て
る。トランジスタT₇及びT₈を具える差動回路を
ダイオードD₄により不平衡に保つて、正常にト
ランジスタT₇だけが導通し、或いはトランジス
タT₈が僅かしか導通しないようにする。

トランジスタT₈のコレクタは、トランジスタ
T₉のコレクタに接続し、トランジスタT₉はその
コレクタをそのベースに短絡接続する。

トランジスタT₉のエミツタは抵抗R₉を経てア
ースに接続すると共に２個のNPN型トランジス
タT₁₀及びT′₁₀のベースに接続し、両トランジス
タT₁₀及びT′₁₀はそのエミツタをアースに接続し、
コレクタを第１区分のトランジスタT₃のベース
及び第２区分のトランジスタT₃に対応するトラ
ンジスタT′₃のベースに夫々接続する。

トランジスタT₉のベースをNPN型トランジス
タT₁₁のベースに接続し、このトランジスタT₁₁
のエミツタを抵抗R₁₁を経てアースに接続する。

トランジスタT₁₁のコレクタをダーイオード
D₁₂を経て電源V_Sに接続すると共にPNP型トラン
ジスタT₁₂のベースに接続し、このトランジスタ
T₁₂は、そのエミツタを電源V_Sに接続すると共に
コレクタを負荷R_Lの第１端子に接続し、この負
荷R_Lに電流I₁を供給する。

トランジスタT₉，T₁₀，T′₁₀，T₁₁，T₁₂、抵抗
R₉，R₁₁，R₁₂及びダイオードD₁₂は共にアクチユ
エータ回路ACTを形成する。さらに、特にトラ
ンジスタT₁₀，T′₁₀及び抵抗R₉は、トランジスタ
T₈又はT′₈により制御される電子的断続器を形成
する。

出力端子Ｃ又はC′とアース又は負荷との間で短
絡が生じた場合、短絡の為トランジスタT₇及び
T₈、又はT′₇及びT′₈がバイアス状態にあるため
トランジスタT₁₀及びT′₁₀がON状態にされるま
でトランジスタT₈又はT′₈のコレクタ電流が増加
する。

これがためトランジスタT₁₀及びT′₁₀は定電流
源G₁及びG′₁により発生された全電流を消費し、
従つて２個の信号変換回路G_V及びG′_Vの全てのト
ランジスタをoff状態にする。トランジスタT₉，
T₁₀及びT₁₂は抵抗R₁₁及びダイオードD₁₂と共働
して信号変換回路を抑制すると同時に負荷に電流
I₁を供給する。しきい値比較器A₂は２個のPNP
型トランジスタT₁₃及びT₁₄を具える差動回路に
より構成する。

トランジスタT₁₈のエミツタ及びトランジスタ
T₁₄のエミツタは夫々定電流源G₃並びに抵抗R₁₄
及び定電流源G₃を経て電流端子V_Sに接続する。

トランジスタT₁₃及びT₁₄のベースを夫々負荷
R_Lの第１及び第２端子に夫々接続する。トラン
ジスタT₁₃のコレクタを直接アースに接続し、ト
ランジスタT₁₄のコレクタをダイオードD₁₄の陽
極に接続し、ダイオードD₁₄の陰極を抵抗R₁₅を
経てアースに接続すると共にNPNトランジスタ
T₁₅のベースに接続し、トランジスタT₁₅のエミ
ツタをアースに、コレクタをトランジスタT₈の
コレクタに接続する。

トランジスタT₁₃及びT₁₄は最終段の常規動作
状態時に抵抗R₁₄により不平衡に保たれる差動回
路を形成して、定電流源G₃により供給される電
流全てが実際にトランジスタT₁₃によつて消費さ
れるようにし、従つてトランジスタT₁₄のコレク
タ電流が低くトランジスタT₁₅が導通できなくな
るようにする。これはまたしきい値比較器内にお
いても同様である。

しかし差動回路がバイアスされてトランジスタ
T₁₄のコレクタ電流がトランジスタT₁₅をON状態
にするに十分な量となる場合には、トランジスタ
T₁₅の導通レベルはトランジスタT₈の全コレクタ
電流を消費するに十分であり、これがためトラン
ジスタT₉とトランジスタT₁₄に接続される他のト
ランジスタとをOFF状態にする。これは、これ
らトランジスタのベースをもはや付勢しないため
である。

従つて、差動回路T₁₃及びT₁₄により制御され
る電子的断続器としてトランジスタT₁₅がアクチ
ユエータ回路の動作を抑制するように動作する。

アクチユエータ回路は他のNPN型トランジス
タT₁₆を具え、そのベースをトランジスタT₉のベ
ースに接続する。トランジスタT₁₆のエミツタ及
びコレクタをトランジスタT₉のエミツタ、並び
に２個の直列接続したダイオードD₁₆及びD₁₇を
経て第２信号を変換回路G′_Vに属し且つブリツジ
回路の第２区分内のトランジスタT₅に対応する
トランジスタT′₅のベースに夫々接続する。

負荷での短絡または信号変換回路の出力での短
絡の結果アクチユエータ回路を駆動する際に、ト
ランジスタT₁₆はトランジスタT′₅を経て第２信
号変換回路G′_Vの出力端子C′を、トランジスタ
T₁₄及びT₁₅をバイアスするに好適な基準電位に
してトランジスタT₁₄及びT₁₅を導通状態にする。

短絡が出力端子Ｃとアースとの間で生じる場
合、トランジスタT₁₄及びT₁₅は短絡状態が取除
かれるまで導通することはできない。さらに、こ
れまでアースに直接流れた電流I₁はトランジスタ
T₁₆により基準電位に保持される出力端子C′に関
する負荷で電圧降下が生じる為出力端子Ｃの電位
は上昇する。この電位の上昇は主にトランジスタ
T₁₄を導通させ、これによりトランジスタT₁₅を
導通させると共にアクチユエータ回路をOFF状
態にする。

短絡が出力端子C′とアースとの間で起る場合に
は、出力端子C′は基準電圧にもかかわらずアース
電位にあり、これがためトランジスタT₁₅はバイ
アスされたままとなり通電できない。短絡状態が
取除かれた場合にだけ、トランジスタT₁₅は前述
のように導通され、速やかにアクチユエータ回路
をOFF状態にする。

直接負荷R_Lの両端での短絡時に、差動回路の
両入力端子は等電位即ちトランジスタT₁₆により
決まる基準電位となるためトランジスタT₁₅は非
導通状態に保持され、これがため差動回路のトラ
ンジスタT₁₃は主に導通状態となる。このように
短絡状態が取除かれる場合には、電流I₁による負
荷での電圧降下によつてトランジスタT₁₄を導通
し、従つてトランジスタT₁₅を導通し、アクチユ
エータ回路をOFF状態とする。

要約すれば、回路内で具体化されたようにトラ
ンジスタT₁₃，T₁₄及びT₁₅を具えるしきい値比較
器A₂が、１方または双方の入力端子がアース電
位にある場合、しきい値比較器は何ら出力信号を
供給することができないため、「アースと両立し
得ない」（non−compatible with earth）と表現
することができる。

これまで本発明の一実施例についてのみ図示及
び説明してきたが、本発明はもちろん様々に変
形、変更することができる。

【図面の簡単な説明】

第１図は本発明の保護装置を具える信号変換回
路の構成を示すブロツク線図、第２図はブリツジ
回路の負荷に接続され本発明保護装置により短絡
防止された２個の信号変換回路を具える電力増幅
器の最終段のブロツク線図、第３図は第２図のブ
ロツク線図をモノリシツク集積回路とし得るよう
具体化した回路図である。 A₁，A′₁，A₂……しきい値比較器、ACT……
アクチユエータ回路、Ｃ，C′……信号変換回路の
出力端子、G_V、G′_V……信号変換回路、I₁……電
流、IN，IN′……信号変換回路の入力端子、R_L…
…抵抗、D₁〜D₄，D′₁〜D′₄，D₁₂，D₁₄，D₁₆，
D₁₇……ダイオード、R₃〜R₅，R′₃〜R′₅，R₉，
R₁₁，R₁₄，R₁₅……抵抗、T₁〜T₁₆，T′₁〜T′₈，
T′₁₀……トランジスタ、G₁〜G₃，G′₁，G′₂……定
電流源、V_S……電源端子。

Claims

【特許請求の範囲】１信号発生器に接続された入力端子、負荷R_L
に接続された出力端子および抑止端子を有し、常
規負荷状態でほぼ電圧利得が１の信号交換回路
G_Vに対する短絡防止保護装置において、第１お
よび第２入力端子並びに出力端子をそれぞれ有す
る第１および第２しきい値比較器A₁，A₂を具え、
該第１および第２しきい値比較器A₁の第１およ
び第２入力端子を信号変換器の入力端子および出
力端子にそれぞれ接続し、前記第２しきい値比較
器A₂の第１および第２入力端子を負荷R_Lの第１
および第２端子にそれぞれ接続し、前記第１しき
い値比較器のしきい値を適宜調整して前記信号変
換回路G_Vの入力電圧と出力電圧との電圧差が所
定値を越える場合に該第１しきい値比較器が信号
を発生するようにし、前記第２しきい値比較器の
しきい値を適宜調整して負荷R_Lの第１および第
２端子間の電圧降下が所定値を越える場合に該第
２しきい値比較器が信号を発生するようにし、更
に作動端子、第１および第２出力端子並びに抑止
端子とを有するアクチユエータ回路（ACT）を
具え、該アクチユエータ回路の各端子を第１しき
い値比較器A₁の出力端子、信号変換回路G_Vの抑
止端子、負荷R_Lおよび第２しきい値比較器A₂の
出力端子にそれぞれ接続し、前記アクチユエータ
回路は該回路の第２出力端子に接続された電流発
生回路手段を具え、該電流発生回路手段により生
じた電流値を、負荷に接続された第２しきい値比
較器A₂より大きな負荷の両端間に電圧降下を生
ぜしめるに十分な大きさとしたことを特徴とする
短絡防止保護装置。２前記第２しきい値比較器A₂は前記アクチユ
エータ回路の第１出力端子に接続された作動端子
を有するようにしたことを特徴とする特許請求の
範囲第１項記載の短絡防止保護装置。３前記信号変換回路G_Vを電力増幅器の最終段
とし、前記第１しきい値比較器A₁は、前記電力
増幅器の最終段G_Vの入力端子および出力端子に
夫々接続される入力端子を有する第１差動回路
と、差動回路の入力端子をバイアスする回路手段
とを具えて、電力増幅器の常規差動中に、最終段
の出力端子に接続される作動回路の入力端子を他
の入力端子の電圧より少なくとも所定しきい値だ
け高い電圧とするようにし、前記第１作動回路の
出力端子をアクチユエータ回路の駆動端子に接続
し、また、前記第２しきい値比較回路A₂は、負
荷の第１および第２端子にそれぞれ接続された入
力端子をバイアスする回路手段とを具えて、電力
増幅器の常規作動中に、差動回路の入力端子を少
なくとも所定しきい値だけ異なる電圧とするよう
にし、前記保護装置は、更に、アクチユエータ回
路ACTの抑止端子に接続されかつ第２差動回路
の出力によつて制御される電子断続器を具え、ま
た、前記アクチユエータ回路ACTは前記電力増
幅器の最終段G_Vの抑止端子を前記最終段の信号
通路の所定点に接続し、更に、前記電流発生回路
は第１差動回路の出力端子に接続される入力端子
と負荷に接続される出力端子とを有するカレント
ミラー増幅回路を具えるようにしたことを特徴と
する特許請求の範囲第１項の短絡防止保護装置。４入力端子、出力端子および抑止端子をそれぞ
れ有し、逆位相で作動し、常規負荷状態でほぼ電
圧利得が１の第１および第２信号変換回路GV，
G′Vと、第１および第２端子を有し、かつこれら
端子を経て夫々第１信号変換回路および第２信号
変換回路の出力端子に接続される負荷とを具えた
回路に対する短絡防止保護装置において、第１お
よび第２入力端子並びに出力端子をそれぞれ有す
る第１、第２および第３しきい値比較器A₁，
A′₁，A₂を具え、第１しきい値比較器A₁の第１お
よび第２入力端子を第１信号変換回路G_Vの入力
端子および出力端子にそれぞれ接続し、第２しき
い値比較器A′₁の第１および第２入力端子を第２
信号変換回路G′_Vの入力端子および出力端子にそ
れぞれ接続し、第３しきい値比較器A₂の第１お
よび第２入力端子を負荷R_Lの第１および第２端
子にそれぞれ接続し、第１しきい値比較器A₁の
しきい値および第２しきい値比較器A′₁のしきい
値を適宜調整して該各しきい値比較器に接続され
た信号変換回路の入力電圧と出力電圧との電圧差
が所定値を越える場合に各しきい値比較器が信号
を発生するようにし、更に駆動端子、第１および
第２出力端子並びに抑止端子を有するアクチユエ
ータ回路ACTを具え、前記駆動端子を第１およ
び第２しきい値比較器A₁，A′₁に接続し、前記第
１出力端子を両信号変換回路G_V，G′_Vの抑止端子
に接続し、前記第２出力端子を負荷R_Lの第１端
子に接続し、並びに前記抑止端子を第３しきい値
比較器A₂の所定しきい値より大きな負荷での電
圧降下を生じるに十分な値にし、さらに、前記ア
クチユエータ回路は負荷R_Lの第２端子に接続さ
れ、かつ、基準電圧を生じるようにした回路手段
を具えるようにしたことを特徴とする短絡防止保
護装置。５前記保護装置をブリツジ回路形態の電力増幅
器の最終段とし、第３しきい値比較器A₂は、負
荷の第１および第２端子に夫々接続された入力端
子を有する差動回路T₁₃，T₁₄と、アクチユエー
タ回路の抑止端子に接続されかつ差動回路A₁₃，
A₁₄の出力端子により制御される電子遮断器と、
差動回路T₁₃，T₁₄をバイアスする回路手段とを
具え、差動回路の入力端子が互いに少なくとも所
定しきい値だけ異なる電圧にある場合にだけ差動
回路の出力端子から信号を供給し、かくして前記
差動回路は第３しきい値比較器A₂を完全にアー
スと両立し得ないようにしたことを特徴とする特
許請求の範囲第４項記載の短絡防止保護装置。