JPS60130136A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60130136A JPS60130136A JP23740683A JP23740683A JPS60130136A JP S60130136 A JPS60130136 A JP S60130136A JP 23740683 A JP23740683 A JP 23740683A JP 23740683 A JP23740683 A JP 23740683A JP S60130136 A JPS60130136 A JP S60130136A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- region
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＩＳ型半導体集積回路装置の素子分離手段に
関し、とくに対称保柱の同程装置に関するものである。
関し、とくに対称保柱の同程装置に関するものである。
一般にＮｃｈ−ＭＩＳ 型トランジスタは第１図（ａ）
の平面配置図および同図（ｂ）の断面図に示したような
構造を持っておシ、ソース１７およびドレイン１６は周
囲の厚い分離絶縁膜（フィールド酸化膜）１２とゲート
電極材１４の両方をマスクとしてイオン注入によって自
己整合的に形成される。従ってゲート電極下の活性領域
、即ちチャンネル領域１５はフィールド酸化膜１２の端
部と境を接している。このような構造のＮＣｈ トラン
ジスタに電離性放射線（γ線、Ｘ線、電子線、陽子線等
）を照射すると、素子間分離耐圧、即ち寄生フィールド
トランジスタの閾値電圧の低下が起とシフイールド酸化
膜下にチャンネル形成が起こるようになるため、ドレイ
ン−ソース間に電圧を印加した場合第１図（ａ）の矢印
で示したようにリーク電流が流 ゛れトランジスタ特性
が劣化する。また、素子間分離耐圧の低下によシ他のト
ランジスタへのリーク電流も生じる為、回路を構成した
場合に特性の劣化や、其の回路が相補型ＭＩＳ構成であ
る場合にば、リーク電流が引き金となってラッチアップ
現象が生じたシするという欠点を有していた。
の平面配置図および同図（ｂ）の断面図に示したような
構造を持っておシ、ソース１７およびドレイン１６は周
囲の厚い分離絶縁膜（フィールド酸化膜）１２とゲート
電極材１４の両方をマスクとしてイオン注入によって自
己整合的に形成される。従ってゲート電極下の活性領域
、即ちチャンネル領域１５はフィールド酸化膜１２の端
部と境を接している。このような構造のＮＣｈ トラン
ジスタに電離性放射線（γ線、Ｘ線、電子線、陽子線等
）を照射すると、素子間分離耐圧、即ち寄生フィールド
トランジスタの閾値電圧の低下が起とシフイールド酸化
膜下にチャンネル形成が起こるようになるため、ドレイ
ン−ソース間に電圧を印加した場合第１図（ａ）の矢印
で示したようにリーク電流が流 ゛れトランジスタ特性
が劣化する。また、素子間分離耐圧の低下によシ他のト
ランジスタへのリーク電流も生じる為、回路を構成した
場合に特性の劣化や、其の回路が相補型ＭＩＳ構成であ
る場合にば、リーク電流が引き金となってラッチアップ
現象が生じたシするという欠点を有していた。
上述のような電離性放射性照射による素子間分離耐圧の
低下は、照射時に酸化膜中に発生する電子−正孔対のう
ち正孔が酸化膜一基板界面の捕獲準位に捕えられ蓄積さ
れることによって生じるものであるが、蓄積される電荷
量は酸化膜が厚いほど太きい。一般的にＭＯＳ（金属−
酸化膜一半導体）構造のトランジスタの閾値電圧の放射
線照射後の変動量ΔｖＴｉｌ−１，、酸化膜厚をｔｏｘ
とすると、おおよそ次式の関係で表わされることが知
られている。
低下は、照射時に酸化膜中に発生する電子−正孔対のう
ち正孔が酸化膜一基板界面の捕獲準位に捕えられ蓄積さ
れることによって生じるものであるが、蓄積される電荷
量は酸化膜が厚いほど太きい。一般的にＭＯＳ（金属−
酸化膜一半導体）構造のトランジスタの閾値電圧の放射
線照射後の変動量ΔｖＴｉｌ−１，、酸化膜厚をｔｏｘ
とすると、おおよそ次式の関係で表わされることが知
られている。
△ｖＴ ■ｔ０Ｘ′４ （１）
従って、閾値電圧の変動はゲート酸化膜でもフィールド
酸化膜でも有るものの、従来ゲート酸化膜の１０〜２０
倍もの厚さを持つフィールド酸化膜の閾値電圧変動の方
が回路機能維持の点からより重要な問題となっていた。
酸化膜でも有るものの、従来ゲート酸化膜の１０〜２０
倍もの厚さを持つフィールド酸化膜の閾値電圧変動の方
が回路機能維持の点からより重要な問題となっていた。
本発明は、以上の！うな状況を鑑みて行なわれたもので
あり、素子分離領域をゲート酸化膜の下にまで延ばすこ
とによシ、上記の欠点を解決し、耐放射線性を向上させ
た半導体集積回路装置を提供するものである。
あり、素子分離領域をゲート酸化膜の下にまで延ばすこ
とによシ、上記の欠点を解決し、耐放射線性を向上させ
た半導体集積回路装置を提供するものである。
以下、本発明の実施例について図面を用いて駒間する。
第２図は本発明の実施例を表わすもので、Ｃａ１図はＭ
ＩＳ）ランジスタの平面配置図、（ｂ）図は（ａ）図の
Ａ−Ａ’に沿って切った断面図を示している。
ＩＳ）ランジスタの平面配置図、（ｂ）図は（ａ）図の
Ａ−Ａ’に沿って切った断面図を示している。
図で２１は半導体基板、２２はフィールド酸化膜、２３
はゲート酸化膜、２４はゲート電極材、２５は素子分離
用の高濃度不純物領域であシ、ソース、ドレイン領域２
７．２８は素子分離耐圧低下防止用の遮蔽電極２６と其
の上のゲート電極２４をマスクとして自己整合的に形成
される。ゲート酸化膜上に形成されるとの遮蔽電極２６
と其の下の高濃度不純物領域２５とが、放射線照射時に
膨大な閾値電圧変動が生じてチャンネルの出来るフィー
ルド酸化膜下の領域とトランジスタのソース、ドレイン
領域２７．２８とを分離する役目を果たすことになる。
はゲート酸化膜、２４はゲート電極材、２５は素子分離
用の高濃度不純物領域であシ、ソース、ドレイン領域２
７．２８は素子分離耐圧低下防止用の遮蔽電極２６と其
の上のゲート電極２４をマスクとして自己整合的に形成
される。ゲート酸化膜上に形成されるとの遮蔽電極２６
と其の下の高濃度不純物領域２５とが、放射線照射時に
膨大な閾値電圧変動が生じてチャンネルの出来るフィー
ルド酸化膜下の領域とトランジスタのソース、ドレイン
領域２７．２８とを分離する役目を果たすことになる。
何となれば、遮幣電極下の酸化膜厚はフィールド酸化膜
厚よシ薄いので前述の（１）式に示した通シ放射線照射
による閾値変動が小さいからである。勿論、放射線照射
後の当刻部の閾値電圧は遮蔽電極下にチャンネルリーク
が生じないくらい充分大きくしておく必要があるが、遮
蔽電極が基板と同電位になるよう配線接続をしておけば
、放射線照射による閾値変動量が初期設定値の大きさよ
りも小さい限シチャンネル形成は行なわれず素子間分離
の機能を果たすから安全である。
厚よシ薄いので前述の（１）式に示した通シ放射線照射
による閾値変動が小さいからである。勿論、放射線照射
後の当刻部の閾値電圧は遮蔽電極下にチャンネルリーク
が生じないくらい充分大きくしておく必要があるが、遮
蔽電極が基板と同電位になるよう配線接続をしておけば
、放射線照射による閾値変動量が初期設定値の大きさよ
りも小さい限シチャンネル形成は行なわれず素子間分離
の機能を果たすから安全である。
従って素子分離用の高濃度不純物領域２５の不純物濃度
を極端に高く、例えば１０１０〜１０２０ａｒＬ−ｓ程
度を極端に高く、例えば１０１０〜１０２０ＣｒＩＬ
程度にしなくても良いためプロセス的な自由度が大きく
製造しやすい。また素子分離用の高濃度不純物領域２５
をソース、ドレイン領域と１部重なる構造とすることに
よシ、放射線照射時の遮蔽電極近傍のゲート電極下での
ソース、ドレイン間リークを防止している。なお、第２
図において遮蔽電極２６はゲート酸化膜２３上に形成さ
れているが、ゲート酸化膜とフィールド酸化膜２２との
上にまたがっても効果は同じである。
を極端に高く、例えば１０１０〜１０２０ａｒＬ−ｓ程
度を極端に高く、例えば１０１０〜１０２０ＣｒＩＬ
程度にしなくても良いためプロセス的な自由度が大きく
製造しやすい。また素子分離用の高濃度不純物領域２５
をソース、ドレイン領域と１部重なる構造とすることに
よシ、放射線照射時の遮蔽電極近傍のゲート電極下での
ソース、ドレイン間リークを防止している。なお、第２
図において遮蔽電極２６はゲート酸化膜２３上に形成さ
れているが、ゲート酸化膜とフィールド酸化膜２２との
上にまたがっても効果は同じである。
第３図は本実施例のＮｃｈ ＭＯＳ ｌ・ランジスタの
製造方法の一例を示したものである。まずＰ型半導体基
板３１の上に数１００Ａ程度の薄い酸化膜２３を成長さ
せ、感光性レジストを塗布した後にフォトリソグラフィ
技術を用いてレジストのバターニングを行ない、欺かる
レジスト３４をマスクとしてイオン注入を行なうことに
よシ基板内に基板と同導電型の高不純物濃度領域３２を
形成する。この領域は寄生フィールドトランジスタの閾
値電圧を上げる為のものであると同時に後の工程で形成
される遮蔽電極部の分離耐圧を上げる為のものである。
製造方法の一例を示したものである。まずＰ型半導体基
板３１の上に数１００Ａ程度の薄い酸化膜２３を成長さ
せ、感光性レジストを塗布した後にフォトリソグラフィ
技術を用いてレジストのバターニングを行ない、欺かる
レジスト３４をマスクとしてイオン注入を行なうことに
よシ基板内に基板と同導電型の高不純物濃度領域３２を
形成する。この領域は寄生フィールドトランジスタの閾
値電圧を上げる為のものであると同時に後の工程で形成
される遮蔽電極部の分離耐圧を上げる為のものである。
（第３図（ａ））次にレジストを剥離した後、薄い酸化
膜３３上に１０００〜ｚｏｏｏＸ程度の厚さの窒化膜を
成長させ、フォトリングラフィ技術を用いて窒化膜のバ
ターニングを行ない第３図（ｂ）の構造を得る。ここで
注意する点は素子分離用の高不純物濃度領域３２に重な
るように窒化膜３５が形成されることであシ、引き続く
長時間の酸化工程によって０．５〜１μｍ程度のフィー
ルド酸化膜を形成すると、第３図（Ｃ）に示したように
高不純物濃度領域は窒化膜３５の下の活性領域、いわゆ
る拡散層領域にも残ることになる。次に、窒化膜を除去
し、遮蔽電極３７を高不純物濃度の拡散層領域上に形成
するが、これは第２図（ａ）に示したように拡散層領域
の周囲を取シ囲むような形状に作る。この際、先に述べ
たように遮蔽電極の周囲は厚いフィールド酸化膜と重な
っても重ならなくても差し支えない。段差を極力抑える
ため遮蔽電極は低抵抗性の材料を薄く付けることが望ま
しいが、例えば２０００〜５０００Ａ 程度の厚さの多
結晶シリコンでも良い。（第３図（ｄ））この後、薄い
酸化膜３３を除去し、再度数１００Ａ程度の厚さのゲー
ト酸化膜３３′を成長させてゲート電極を形成すると第
３図（ｅ）の構造が得られる。さらに、遮蔽電極材、ゲ
ート電極材をマスクとしてイオン注入にＬシソース、ド
レインの形成を行なうと、第２図に示したＮＣｈ トラ
ンジスタ構造が出来る。
膜３３上に１０００〜ｚｏｏｏＸ程度の厚さの窒化膜を
成長させ、フォトリングラフィ技術を用いて窒化膜のバ
ターニングを行ない第３図（ｂ）の構造を得る。ここで
注意する点は素子分離用の高不純物濃度領域３２に重な
るように窒化膜３５が形成されることであシ、引き続く
長時間の酸化工程によって０．５〜１μｍ程度のフィー
ルド酸化膜を形成すると、第３図（Ｃ）に示したように
高不純物濃度領域は窒化膜３５の下の活性領域、いわゆ
る拡散層領域にも残ることになる。次に、窒化膜を除去
し、遮蔽電極３７を高不純物濃度の拡散層領域上に形成
するが、これは第２図（ａ）に示したように拡散層領域
の周囲を取シ囲むような形状に作る。この際、先に述べ
たように遮蔽電極の周囲は厚いフィールド酸化膜と重な
っても重ならなくても差し支えない。段差を極力抑える
ため遮蔽電極は低抵抗性の材料を薄く付けることが望ま
しいが、例えば２０００〜５０００Ａ 程度の厚さの多
結晶シリコンでも良い。（第３図（ｄ））この後、薄い
酸化膜３３を除去し、再度数１００Ａ程度の厚さのゲー
ト酸化膜３３′を成長させてゲート電極を形成すると第
３図（ｅ）の構造が得られる。さらに、遮蔽電極材、ゲ
ート電極材をマスクとしてイオン注入にＬシソース、ド
レインの形成を行なうと、第２図に示したＮＣｈ トラ
ンジスタ構造が出来る。
尚上記の実施例に於いてはゲート絶縁膜として酸化膜を
用いる場合を示したが、他の絶縁膜を用いても良いこと
は明らカ・である。ぼた、遮蔽電極は基板と常に同電位
となるように配涛さｈることか望ましいが、フローディ
ングにした場合でも（１）式からある程度の効果を得る
ことができる。さらに上記の説明では、■）型半専体基
板上にＮＣＩＩ ｌ・ランジスタを形成する方法を示し
たが、Ｎ型半導体基板上にＰ型不純物層（Ｐ−ウェル）
を形成し、その中にＮＣＩＩ ）ランジスクを形成する
場合でも適用可能である。
用いる場合を示したが、他の絶縁膜を用いても良いこと
は明らカ・である。ぼた、遮蔽電極は基板と常に同電位
となるように配涛さｈることか望ましいが、フローディ
ングにした場合でも（１）式からある程度の効果を得る
ことができる。さらに上記の説明では、■）型半専体基
板上にＮＣＩＩ ｌ・ランジスタを形成する方法を示し
たが、Ｎ型半導体基板上にＰ型不純物層（Ｐ−ウェル）
を形成し、その中にＮＣＩＩ ）ランジスクを形成する
場合でも適用可能である。
以上説明したよう例、本発明は遮ｆ電極７ｉ：剤い酸化
膜上に形成し、且つ遮蔽電極下の基板領域を高不純物濃
度領域とすることにより、電離性放射線照射時のＮＣｈ
トランジスタの素子分離耐圧の低下を抑制することを
可能としたものであり、耐放射線性に優れたＭＩＳ型半
導体集積回路装置を実現するものである。特に、ＮＣｈ
トランジスタ両方を同一基板上に形成して回路を構成
する相補型ＭＩ８半導体集積回路装置に於いて本実施例
を適用した場合には、素子間分離耐圧低下によって生ず
るリーク電流が引き金となって生ずる機構のラッチアッ
プを防止する効果があシ、本発明が非常に有効となる。
膜上に形成し、且つ遮蔽電極下の基板領域を高不純物濃
度領域とすることにより、電離性放射線照射時のＮＣｈ
トランジスタの素子分離耐圧の低下を抑制することを
可能としたものであり、耐放射線性に優れたＭＩＳ型半
導体集積回路装置を実現するものである。特に、ＮＣｈ
トランジスタ両方を同一基板上に形成して回路を構成
する相補型ＭＩ８半導体集積回路装置に於いて本実施例
を適用した場合には、素子間分離耐圧低下によって生ず
るリーク電流が引き金となって生ずる機構のラッチアッ
プを防止する効果があシ、本発明が非常に有効となる。
第１図（ａ）（ｂ）はそれぞれ従来のＮｃｈ Ｍ Ｉ
Ｓ トランジスタの平面配置図および断面図、第２図（
ａ）（ｂ）はそれぞれ本発明の一実施例のトランジスタ
の平面配置図および断面図、第３図（ａ）乃至（ｅ）は
各々本発明のトランジスタの製造プロセスの工程断面図
の一例を示したものである。 １１、２１・・・・・・半導体基板、１２．２２・・・
・・・フィールド絶縁膜、１３．２３・・・・・・ゲー
ト絶縁膜、１４、２４・・・・・・ゲート雷，極、１５
．２５・・・・・・素子分離用高濃度不純物領域、１６
，１７・・・・・・ソース、ドレイン領域、２６・・・
・・・遮蔽量，極、２７．２８・・・・・・ソース、ド
レイン領域、３１・・・・・・半導体基板、３２・・・
・・・素子分離用高濃度不純物領域、３３・・・・・・
ゲート酸化膜、３４・・・・・・感光性レジスト、３５
・・・・・・窒化膜、３６・・・・・・フィールド酸化
膜、３７・・・・・・遮蔽電極、３８・・・・・・ゲー
ト電極。 （ｏ、）″ （ｂ） 第１ ゾ 第２ 図 （〔Ｌ） 第３ 図
Ｓ トランジスタの平面配置図および断面図、第２図（
ａ）（ｂ）はそれぞれ本発明の一実施例のトランジスタ
の平面配置図および断面図、第３図（ａ）乃至（ｅ）は
各々本発明のトランジスタの製造プロセスの工程断面図
の一例を示したものである。 １１、２１・・・・・・半導体基板、１２．２２・・・
・・・フィールド絶縁膜、１３．２３・・・・・・ゲー
ト絶縁膜、１４、２４・・・・・・ゲート雷，極、１５
．２５・・・・・・素子分離用高濃度不純物領域、１６
，１７・・・・・・ソース、ドレイン領域、２６・・・
・・・遮蔽量，極、２７．２８・・・・・・ソース、ド
レイン領域、３１・・・・・・半導体基板、３２・・・
・・・素子分離用高濃度不純物領域、３３・・・・・・
ゲート酸化膜、３４・・・・・・感光性レジスト、３５
・・・・・・窒化膜、３６・・・・・・フィールド酸化
膜、３７・・・・・・遮蔽電極、３８・・・・・・ゲー
ト電極。 （ｏ、）″ （ｂ） 第１ ゾ 第２ 図 （〔Ｌ） 第３ 図
Claims (2)
- （１）厚い絶縁膜に周囲を取シ囲まれたＭＩＳ（金属−
絶縁膜一半導体）型構造トランジスタ素子を複数個有し
、素子間分離手段とじてソース、ドレイン領域の周囲の
薄い酸化膜上に形成された遮蔽電極および、当該電極の
下の基板と同導電型の高濃度不純物領域を含むことを特
徴とする半導体集積回路装置。 - （２）遮蔽電極が基板と同電位になるように接続が行な
われていることを特徴とする特許請求の範囲第（１）項
記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23740683A JPS60130136A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23740683A JPS60130136A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60130136A true JPS60130136A (ja) | 1985-07-11 |
Family
ID=17014912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23740683A Pending JPS60130136A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054367A (en) * | 1992-03-13 | 2000-04-25 | Texas Instruments Incorporated | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness |
-
1983
- 1983-12-16 JP JP23740683A patent/JPS60130136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054367A (en) * | 1992-03-13 | 2000-04-25 | Texas Instruments Incorporated | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3954140B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59121976A (ja) | 半導体装置 | |
| JPH0265254A (ja) | 半導体装置 | |
| JPH0575187B2 (ja) | ||
| JPS60130136A (ja) | 半導体集積回路装置 | |
| JPS62262462A (ja) | 半導体装置 | |
| JP2001077356A (ja) | 縦型ｍｏｓ半導体装置 | |
| JPH0515069B2 (ja) | ||
| JPH07106571A (ja) | 半導体装置 | |
| JPS60206040A (ja) | 半導体集積回路絶縁分離装置 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JPH05259450A (ja) | 半導体装置及び製造方法 | |
| JPH0422345B2 (ja) | ||
| JP2676769B2 (ja) | 半導体装置 | |
| JPS58139471A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JP3279827B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2970376B2 (ja) | 相補型半導体装置の製造方法 | |
| JPS625654A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60113456A (ja) | 集積回路装置 | |
| JPS62122174A (ja) | 電界効果半導体装置および製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPS5837989B2 (ja) | 電界効果半導体装置 | |
| JPH07183498A (ja) | 半導体装置 | |
| JPH03120870A (ja) | 絶縁ゲート型半導体装置 | |
| JPS59119740A (ja) | 半導体装置 |