JPH0265254A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0265254A JPH0265254A JP63216821A JP21682188A JPH0265254A JP H0265254 A JPH0265254 A JP H0265254A JP 63216821 A JP63216821 A JP 63216821A JP 21682188 A JP21682188 A JP 21682188A JP H0265254 A JPH0265254 A JP H0265254A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polycrystalline silicon
- silicon electrode
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims description 35
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 2
- 229920006264 polyurethane film Polymers 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 description 16
- 230000005855 radiation Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WDQNIWFZKXZFAY-UHFFFAOYSA-M fentin acetate Chemical compound CC([O-])=O.C1=CC=CC=C1[Sn+](C=1C=CC=CC=1)C1=CC=CC=C1 WDQNIWFZKXZFAY-UHFFFAOYSA-M 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 102220082323 rs35269563 Human genes 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の[]的]
(産業上の利用分野)
本発明は半導体装置に係り、特にMOS型(絶縁ゲート
型)集積回路の素子分離に関する。
型)集積回路の素子分離に関する。
(従来の技術)
MOS型LSIの素子分離技術の代表的なものである選
択酸化法による素丁分離領域形成工程を第3図に示して
いる。即ち、先ず、第3図(a)に示すように、半導体
基板21上に耐酸化性膜(例えばシリコン窒化膜22)
を■1積し、このシリコン窒化膜22を素子分離領域形
成予定部たけ選択的にエツチング除去する。この際、索
r分離領域形成−r定部の半導体基板内に基板と同導電
型の不純物23をイオン注入することもある。
択酸化法による素丁分離領域形成工程を第3図に示して
いる。即ち、先ず、第3図(a)に示すように、半導体
基板21上に耐酸化性膜(例えばシリコン窒化膜22)
を■1積し、このシリコン窒化膜22を素子分離領域形
成予定部たけ選択的にエツチング除去する。この際、索
r分離領域形成−r定部の半導体基板内に基板と同導電
型の不純物23をイオン注入することもある。
次に、基板全面を酸化すると、第3図(b)に示すよう
に、厚い素子分離酸化膜(フィールド酸化膜)24が形
成される。次に、シリコン窒化膜22をエツチング除去
することによって、第3図(c)に示すように素子分離
が完成する。なお、この後、素子領域にMO8I−ラン
ジスタを形成する場合には、薄いゲート酸化膜を形成し
、ゲート電極を形成し、このゲート電極をマスクとして
半導体基板とは逆導電型の不純物イオンを注入してソー
ス・ドレイン用の不純物拡散層を形成する。
に、厚い素子分離酸化膜(フィールド酸化膜)24が形
成される。次に、シリコン窒化膜22をエツチング除去
することによって、第3図(c)に示すように素子分離
が完成する。なお、この後、素子領域にMO8I−ラン
ジスタを形成する場合には、薄いゲート酸化膜を形成し
、ゲート電極を形成し、このゲート電極をマスクとして
半導体基板とは逆導電型の不純物イオンを注入してソー
ス・ドレイン用の不純物拡散層を形成する。
しかし、上記したような選択酸化法により形成された厚
いフィールド酸化膜24にはバーズビークが発生してい
るので、素子を微細化して高集積化することが困難にな
る。
いフィールド酸化膜24にはバーズビークが発生してい
るので、素子を微細化して高集積化することが困難にな
る。
また、上記したように厚いフィールド酸化膜24により
分離された素子領域に形成されたMOSトランジスタに
は、次に述べるような問題点がある。
分離された素子領域に形成されたMOSトランジスタに
は、次に述べるような問題点がある。
MOSトランジスタにガンマ線等の放射線が照射される
と、酸化膜中に固定正電6:Iが蓄積して表面準位が生
成されるので、閾値電圧が負方向ヘシフトし、チャネル
移動度が劣化することがし知られている(R,Prce
IIlan et al、、Ifシ1シ1シ゛rrll
lls、Nuel。
と、酸化膜中に固定正電6:Iが蓄積して表面準位が生
成されるので、閾値電圧が負方向ヘシフトし、チャネル
移動度が劣化することがし知られている(R,Prce
IIlan et al、、Ifシ1シ1シ゛rrll
lls、Nuel。
Sci、、N5−25.No、6.p1216,197
8) 、具体的には、放射線によりNチャネルMOSト
ランジスタの閾値電圧は浅くなり、PチャネルMO8)
ランジスタの閾値電圧は深くなるので、プロセス温度の
低温化(G、W、Hughes ei al、、5ol
id 5tate TechnologyP、70.1
979)等による素子パラメータ変動の抑制が進められ
ている。
8) 、具体的には、放射線によりNチャネルMOSト
ランジスタの閾値電圧は浅くなり、PチャネルMO8)
ランジスタの閾値電圧は深くなるので、プロセス温度の
低温化(G、W、Hughes ei al、、5ol
id 5tate TechnologyP、70.1
979)等による素子パラメータ変動の抑制が進められ
ている。
上記放射線照射による閾値電圧のシフト量は、酸化膜厚
の2〜3乗に比例する( G、P、Derbenwle
ket al、、IEEE Trans、Nucl、S
ci、、p2151.1975)ので、厚いフィールド
酸化膜24の下側に形成される寄生MOSトランジスタ
にあっては、その閾値電圧が放射線被曝により著しく変
化する。従って、放射線照射下の環境においては、上記
寄生MOSトランジスタが常にオン状態となり、正規の
MOSトランジスタの不純物拡散層相互間にフィールド
リーク電流が発生し、素子間分離が不能になるという問
題がある。
の2〜3乗に比例する( G、P、Derbenwle
ket al、、IEEE Trans、Nucl、S
ci、、p2151.1975)ので、厚いフィールド
酸化膜24の下側に形成される寄生MOSトランジスタ
にあっては、その閾値電圧が放射線被曝により著しく変
化する。従って、放射線照射下の環境においては、上記
寄生MOSトランジスタが常にオン状態となり、正規の
MOSトランジスタの不純物拡散層相互間にフィールド
リーク電流が発生し、素子間分離が不能になるという問
題がある。
(発明が解決しようとする課題)
本発明は、上記したように従来の選択酸化法により形成
された厚いフィールド酸化膜は素子を微細化して高集積
化することが困難になるという問題点を解決すべくなさ
れたもので、素子分離領域を狭く形成でき、素子を微細
化して高集積化することか容易になり、しかも、厚いフ
ィールド酸化膜を有する寄生MOSトランジスタが存在
せず、放射線照射下の環境においても寄生MO8)ラン
ジスタにフィールドリーク電流が発生することを防止で
き、素子間分離が良好になって正常な素子動作が可能に
なる半導体装置を提供することを目的とする。
された厚いフィールド酸化膜は素子を微細化して高集積
化することが困難になるという問題点を解決すべくなさ
れたもので、素子分離領域を狭く形成でき、素子を微細
化して高集積化することか容易になり、しかも、厚いフ
ィールド酸化膜を有する寄生MOSトランジスタが存在
せず、放射線照射下の環境においても寄生MO8)ラン
ジスタにフィールドリーク電流が発生することを防止で
き、素子間分離が良好になって正常な素子動作が可能に
なる半導体装置を提供することを目的とする。
また、本発明は、上記したように従来の半導体装置では
放射線照射下の環境において、厚いフィールド酸化膜下
の寄生MOSトランジスタの閾値電圧が放射線被曝によ
り著しく変化して常にオン状態となってフィールドリー
ク電流が発生し、素子間分離が不能になるという問題点
を解決すべくなされたもので、素子分離に厚いフィール
ド酸化膜を用いた場合でも、放射線照射下の環境におい
て寄生MO8)ランジスタにフィールドリーク電流が発
生することを防止でき、素子間分離が良好になって正常
な素子動作が可能になる半導体装置を提供することを目
的とする。
放射線照射下の環境において、厚いフィールド酸化膜下
の寄生MOSトランジスタの閾値電圧が放射線被曝によ
り著しく変化して常にオン状態となってフィールドリー
ク電流が発生し、素子間分離が不能になるという問題点
を解決すべくなされたもので、素子分離に厚いフィール
ド酸化膜を用いた場合でも、放射線照射下の環境におい
て寄生MO8)ランジスタにフィールドリーク電流が発
生することを防止でき、素子間分離が良好になって正常
な素子動作が可能になる半導体装置を提供することを目
的とする。
[発明の構成]
(課題を解決するための手段)
本発明は、半導体基板表面上の第1の酸化膜上に素子領
域を規定するように囲むパターンを有し、接地電位に設
定された第1の多結晶シリコン電極が形成され、この第
1の多結晶シリコン電極上に第2の酸化膜が形成され、
この第2の酸化膜上および前記第1の酸化膜上にMOS
トランジスタゲート用の第2の多結晶シリコン電極が形
成されていることを特徴とする。
域を規定するように囲むパターンを有し、接地電位に設
定された第1の多結晶シリコン電極が形成され、この第
1の多結晶シリコン電極上に第2の酸化膜が形成され、
この第2の酸化膜上および前記第1の酸化膜上にMOS
トランジスタゲート用の第2の多結晶シリコン電極が形
成されていることを特徴とする。
また、本発明は、素子分離領域が厚いフィールド酸化膜
により形成されており、このフィールド酸化膜とMOS
)ランジスタ領域の基板表面上の第1の酸化膜との境界
部上に接地電位に設定された第1の多結晶シリコン電極
か形成され、この第1の多結晶シリコン電極上に第2の
酸化膜が形成され、この第2の酸化膜上および前記第1
の酸化膜上にMOSトランジスタゲート用の第2の多結
晶シリコン電極が形成されていることを特徴とする。
により形成されており、このフィールド酸化膜とMOS
)ランジスタ領域の基板表面上の第1の酸化膜との境界
部上に接地電位に設定された第1の多結晶シリコン電極
か形成され、この第1の多結晶シリコン電極上に第2の
酸化膜が形成され、この第2の酸化膜上および前記第1
の酸化膜上にMOSトランジスタゲート用の第2の多結
晶シリコン電極が形成されていることを特徴とする。
(作用)
本発明は、接地電位に設定された第1の多結晶シリコン
1−し極により素−r・領域が規定されるので、その下
側の゛1′、導体基板は反転層が形成されないで素子分
離領域となる。従って、素子分離領域幅は第1の多結晶
シリコン電極幅の精度で決まり、素子分離領域が厚いフ
ィールド酸化膜により形成される場合に比べて、素子分
離領域を狭く形成でき、素子を微細化して高集積化する
ことが容易になる。しかも、厚いフィールド酸化膜を有
する寄生MO3+−ランジスタか存(1゛せず、放射線
照射下の環境においても上記第1の多結晶シリコン電極
の下側の寄生N10Sトランジスタにフィールトリク電
流が発生することを防止でき、素子間分離が良好になっ
て正常な素子動作が可能になり、耐放射線性に優れた゛
It導体装置を実現できる。
1−し極により素−r・領域が規定されるので、その下
側の゛1′、導体基板は反転層が形成されないで素子分
離領域となる。従って、素子分離領域幅は第1の多結晶
シリコン電極幅の精度で決まり、素子分離領域が厚いフ
ィールド酸化膜により形成される場合に比べて、素子分
離領域を狭く形成でき、素子を微細化して高集積化する
ことが容易になる。しかも、厚いフィールド酸化膜を有
する寄生MO3+−ランジスタか存(1゛せず、放射線
照射下の環境においても上記第1の多結晶シリコン電極
の下側の寄生N10Sトランジスタにフィールトリク電
流が発生することを防止でき、素子間分離が良好になっ
て正常な素子動作が可能になり、耐放射線性に優れた゛
It導体装置を実現できる。
また、本発明は、素子分離領域か厚いフィールド酸化膜
により形成されていても、その上の第1の多結晶シリコ
ン電極が接地電位に設定されているので、半導体基板が
接地電位に設定されているものとすると、厚いフィール
ド酸化膜にはバイアスがかからず、放射線環境ドにおい
てもその下側の半導体基板は反転層が形成されない。ま
た、接地電位に設定された第1の多結晶シリコン電極の
下側の半導体基板は反転層が形成されない。従って、寄
生MO3+−ランジスタにフィールドリーク電流が発生
することを防止でき、素子間分離が良好になって正常な
素子動作が可能になり、耐放射線性に優れた半導体装置
を実現できる。
により形成されていても、その上の第1の多結晶シリコ
ン電極が接地電位に設定されているので、半導体基板が
接地電位に設定されているものとすると、厚いフィール
ド酸化膜にはバイアスがかからず、放射線環境ドにおい
てもその下側の半導体基板は反転層が形成されない。ま
た、接地電位に設定された第1の多結晶シリコン電極の
下側の半導体基板は反転層が形成されない。従って、寄
生MO3+−ランジスタにフィールドリーク電流が発生
することを防止でき、素子間分離が良好になって正常な
素子動作が可能になり、耐放射線性に優れた半導体装置
を実現できる。
(実施例)
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第1図(a)は、本発明の半導体装置の一実施例に係る
MO8型LSIの一部を示しており、そのB−B線およ
びにC−C線に沿う断面構造を第1図(b)および(C
)に示している。即ち、例えばP型の半導体基板1の表
面上に形成されている薄い第1の酸化膜2上に、素r領
域を規定するように囲むh形のパターンをHし、接地電
位に設定された第1の多結晶シリコン電極3が形成され
ている。この第1の多結晶シリコン電極3上に第2の酸
化膜4か形成され、この第2の酸化膜4上および第1の
酸化膜2上にはMOSトランジスタゲート用の第2の多
結晶シリコン電極5が形成されている。第2の酸化膜4
は、例えば第1の多結晶シリコン電極3を酸化すること
によって形成されている。そして、素子領域には、第2
の多結晶シリコン電極5をマスクとして半導体基板1と
は逆導電型の不純物イオンか注入され、ソース・ドレイ
ン用の高濃度のN+不純物拡散層6.7が形成されてい
る。
MO8型LSIの一部を示しており、そのB−B線およ
びにC−C線に沿う断面構造を第1図(b)および(C
)に示している。即ち、例えばP型の半導体基板1の表
面上に形成されている薄い第1の酸化膜2上に、素r領
域を規定するように囲むh形のパターンをHし、接地電
位に設定された第1の多結晶シリコン電極3が形成され
ている。この第1の多結晶シリコン電極3上に第2の酸
化膜4か形成され、この第2の酸化膜4上および第1の
酸化膜2上にはMOSトランジスタゲート用の第2の多
結晶シリコン電極5が形成されている。第2の酸化膜4
は、例えば第1の多結晶シリコン電極3を酸化すること
によって形成されている。そして、素子領域には、第2
の多結晶シリコン電極5をマスクとして半導体基板1と
は逆導電型の不純物イオンか注入され、ソース・ドレイ
ン用の高濃度のN+不純物拡散層6.7が形成されてい
る。
上記したような半導体装置によれば、接地電位に設定さ
れた第1の多結晶シリコン電極3により素子領域が規定
されるので、その下側の半導体基板部は反転層が形成さ
れないで素子分離領域となる。従って、素子分離領域幅
は第1の多結晶シリコン電極3の幅で決まり、素子分離
領域が従来のような厚いフィールド酸化膜により形成さ
れる場合に比べて、素子分離領域を狭く形成でき、素子
を微細化して高集積化することが容易になる。しかも、
厚いフィールド酸化膜を有する寄生MOSトランジスタ
が存在せず、放射線環境下においても第1の多結晶シリ
コン電極3の下側の寄生MOSトランジスタにフィール
ドリーク電流が発生することを防止でき、素子間分離が
良好になって正常な素子動作が可能になり、耐放射線性
に優れた半導体装置を実現できる。
れた第1の多結晶シリコン電極3により素子領域が規定
されるので、その下側の半導体基板部は反転層が形成さ
れないで素子分離領域となる。従って、素子分離領域幅
は第1の多結晶シリコン電極3の幅で決まり、素子分離
領域が従来のような厚いフィールド酸化膜により形成さ
れる場合に比べて、素子分離領域を狭く形成でき、素子
を微細化して高集積化することが容易になる。しかも、
厚いフィールド酸化膜を有する寄生MOSトランジスタ
が存在せず、放射線環境下においても第1の多結晶シリ
コン電極3の下側の寄生MOSトランジスタにフィール
ドリーク電流が発生することを防止でき、素子間分離が
良好になって正常な素子動作が可能になり、耐放射線性
に優れた半導体装置を実現できる。
第2図(a)乃至(c)は、同じく本発明の半導体装置
の他の実施例に係るMO5型LSIの一部の平面パター
ンならびにB−B線およびC−C線に沿う断面を示して
いる。即ち、この半導体装置は、例えばP型の゛12.
導体基板11に選択酸化法により素子分離領域用の厚い
フィールド酸化膜10が形成され、このフィールド酸化
膜10とMOSトランジスタ領域の基に表面上の第1の
酸化膜12との境界部上に接地電位に設定された第1の
多結晶シリコン電極]3か形成され、この第1の多結晶
シリコン電極]3上に第2の酸化膜]4が形成され、こ
の第2の酸化膜]4上および第1の酸化膜1]上にMO
3I−ランジスタゲート用の第2の多結晶シリコン電極
15が形成されている。第2の酸化膜14は、例えば第
1の多結晶シリコン電極13を酸化することによって形
成されている。そして、素r・領域には、第2の多結晶
シリコン電極]5をマスクとして゛1′−導体基板11
とは逆導電型の不純物イオンか注入され、ソース・ドレ
イン用の高濃度のN+不純物拡散層16.17が形成さ
れている。
の他の実施例に係るMO5型LSIの一部の平面パター
ンならびにB−B線およびC−C線に沿う断面を示して
いる。即ち、この半導体装置は、例えばP型の゛12.
導体基板11に選択酸化法により素子分離領域用の厚い
フィールド酸化膜10が形成され、このフィールド酸化
膜10とMOSトランジスタ領域の基に表面上の第1の
酸化膜12との境界部上に接地電位に設定された第1の
多結晶シリコン電極]3か形成され、この第1の多結晶
シリコン電極]3上に第2の酸化膜]4が形成され、こ
の第2の酸化膜]4上および第1の酸化膜1]上にMO
3I−ランジスタゲート用の第2の多結晶シリコン電極
15が形成されている。第2の酸化膜14は、例えば第
1の多結晶シリコン電極13を酸化することによって形
成されている。そして、素r・領域には、第2の多結晶
シリコン電極]5をマスクとして゛1′−導体基板11
とは逆導電型の不純物イオンか注入され、ソース・ドレ
イン用の高濃度のN+不純物拡散層16.17が形成さ
れている。
上記したような゛1毛導体装置によれば、素子分離領域
が厚いフィールド酸化膜]0により;1ニ成されていて
も、その上の第1の多結晶シリコン電極]3が接地電位
に設定されているので、半導体基板11が接地電位に設
定されているものとすると、厚いフィールド酸化膜]0
にはバイアスがかからず、放射線環境下においてもエレ
クトロン・ホール対の再結合の確率が高くなり、ホール
が蓄積する確率が低くなるので、その下側の半導体基板
部は反転層が形成されない。また、接地電位に設定され
た第1の多結晶シリコン電極13の下側の半導体基板部
は反転層か形成されない。従って、寄生MO3)ランジ
スタにフィールドリーク電流が発生することを防止でき
、素子間分離が良好になって正常な素子動作か可能にな
り、耐放射線性に優れた半導体装置を実現できる。
が厚いフィールド酸化膜]0により;1ニ成されていて
も、その上の第1の多結晶シリコン電極]3が接地電位
に設定されているので、半導体基板11が接地電位に設
定されているものとすると、厚いフィールド酸化膜]0
にはバイアスがかからず、放射線環境下においてもエレ
クトロン・ホール対の再結合の確率が高くなり、ホール
が蓄積する確率が低くなるので、その下側の半導体基板
部は反転層が形成されない。また、接地電位に設定され
た第1の多結晶シリコン電極13の下側の半導体基板部
は反転層か形成されない。従って、寄生MO3)ランジ
スタにフィールドリーク電流が発生することを防止でき
、素子間分離が良好になって正常な素子動作か可能にな
り、耐放射線性に優れた半導体装置を実現できる。
[発明の効果コ
上述したように本発明の半導体装置によれば、厚いフィ
ールド酸化膜を用いないで素子分離領域を狭く形成でき
、素子を微細化して高集積化をすることが容易になり、
厚い)、イールド酸化膜を有する寄生MO3)ランジス
タか(j(1せず、放射線環境下においても寄生MO3
+・ランジスタにフィールドリーク電流が発生ずること
を防11−でき、素子間分離か良好になって1ト常な素
」′動作か14能になる。
ールド酸化膜を用いないで素子分離領域を狭く形成でき
、素子を微細化して高集積化をすることが容易になり、
厚い)、イールド酸化膜を有する寄生MO3)ランジス
タか(j(1せず、放射線環境下においても寄生MO3
+・ランジスタにフィールドリーク電流が発生ずること
を防11−でき、素子間分離か良好になって1ト常な素
」′動作か14能になる。
また、本発明の半導体装置によれば、素子分離に厚いフ
ィールド酸化膜を用いた場合でも、放射線環境下におい
て寄生MOSトランジスタにフィールドリーク電流が発
生することを防止でき、素子間分離が良好になって正常
な素子動作が可能になる。
ィールド酸化膜を用いた場合でも、放射線環境下におい
て寄生MOSトランジスタにフィールドリーク電流が発
生することを防止でき、素子間分離が良好になって正常
な素子動作が可能になる。
第1図(a)は本発明の甲導体装置の一実施例に係るM
O3型LSIの一部の平面パターンを示す図、第1図(
b)および(C)は対応して同図(a)のB−B線およ
びにC−C線に沿う断面図、第2図<a>乃至(C)は
同じく本発明の半導体装置の他の実施例に係るMO8J
4!!LSIの一部の平面パターンならびにB−B線お
よびC−C線に沿う断面を示す図、第3図(a)乃至(
c)は従来の選択酸化法による素子分離領域形成工程を
示す断面図である。 ]、11・・パ1′−導体JIL阪、2.12・・・第
1の酸化11%、3.1゛3・・第1の多ぷ+’j品シ
リコン電極、1゛3 4、]4・・・第2の酸化膜、5.15・・・第2の多
結晶シリコン電極、6.7、]6.17・・ソース・ド
レイン用N+不純物拡散層、]O・・・フィールド酸化
膜。 出願人代理人 弁理士 鈴)1.政庁
O3型LSIの一部の平面パターンを示す図、第1図(
b)および(C)は対応して同図(a)のB−B線およ
びにC−C線に沿う断面図、第2図<a>乃至(C)は
同じく本発明の半導体装置の他の実施例に係るMO8J
4!!LSIの一部の平面パターンならびにB−B線お
よびC−C線に沿う断面を示す図、第3図(a)乃至(
c)は従来の選択酸化法による素子分離領域形成工程を
示す断面図である。 ]、11・・パ1′−導体JIL阪、2.12・・・第
1の酸化11%、3.1゛3・・第1の多ぷ+’j品シ
リコン電極、1゛3 4、]4・・・第2の酸化膜、5.15・・・第2の多
結晶シリコン電極、6.7、]6.17・・ソース・ド
レイン用N+不純物拡散層、]O・・・フィールド酸化
膜。 出願人代理人 弁理士 鈴)1.政庁
Claims (2)
- (1)半導体基板表面上の第1の酸化膜上に素子領域を
規定するように囲むパターンを有し、接地電位に設定さ
れた第1の多結晶シリコン電極が形成され、 この第1の多結晶シリコン電極上に第2の酸化膜が形成
され、 この第2の酸化膜上および前記第1の酸化膜上にMOS
トランジスタゲート用の第2の多結晶シリコン電極が形
成されていることを特徴とする半導体装置。 - (2)素子分離領域がフィールド酸化膜により形成され
ており、 このフィールド酸化膜とMOSトランジスタ領域の基板
表面上の第1の酸化膜との境界部上に接地電位に設定さ
れた第1の多結晶シリコン電極が形成され、 この第1の多結晶シリコン電極上に第2の酸化膜が形成
され、 この第2の酸化膜上および前記第1の酸化膜上にMOS
トランジスタゲート用の第2の多結晶シリコン電極が形
成されていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63216821A JPH0265254A (ja) | 1988-08-31 | 1988-08-31 | 半導体装置 |
EP89116101A EP0361121A3 (en) | 1988-08-31 | 1989-08-31 | Semiconductor ic device with improved element isolating scheme |
KR1019890012483A KR900003963A (ko) | 1988-08-31 | 1989-08-31 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63216821A JPH0265254A (ja) | 1988-08-31 | 1988-08-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0265254A true JPH0265254A (ja) | 1990-03-05 |
Family
ID=16694420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63216821A Pending JPH0265254A (ja) | 1988-08-31 | 1988-08-31 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0361121A3 (ja) |
JP (1) | JPH0265254A (ja) |
KR (1) | KR900003963A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637306A (ja) * | 1992-07-20 | 1994-02-10 | Kawasaki Steel Corp | 半導体装置 |
JP2010258396A (ja) * | 2008-06-16 | 2010-11-11 | Fuji Electric Systems Co Ltd | Mos型半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2547663B2 (ja) * | 1990-10-03 | 1996-10-23 | 三菱電機株式会社 | 半導体装置 |
JP2528737B2 (ja) * | 1990-11-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JP3189327B2 (ja) * | 1991-10-08 | 2001-07-16 | ソニー株式会社 | 電荷検出装置 |
US6380598B1 (en) | 1994-12-20 | 2002-04-30 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
EP0718881B1 (en) * | 1994-12-20 | 2003-07-16 | STMicroelectronics, Inc. | Isolation by active transistors with grounded gates |
DE19534784C1 (de) * | 1995-09-19 | 1997-04-24 | Siemens Ag | Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung |
JPH11126899A (ja) * | 1997-10-22 | 1999-05-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6091630A (en) * | 1999-09-10 | 2000-07-18 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283170A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | Mos集積回路装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4240093A (en) * | 1976-12-10 | 1980-12-16 | Rca Corporation | Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors |
JPS59103352A (ja) * | 1982-12-06 | 1984-06-14 | Oki Electric Ind Co Ltd | Mos型半導体集積回路装置 |
JPS59168662A (ja) * | 1983-03-15 | 1984-09-22 | Mitsubishi Electric Corp | Mos半導体装置 |
US4570176A (en) * | 1984-04-16 | 1986-02-11 | At&T Bell Laboratories | CMOS Cell array with transistor isolation |
US4561170A (en) * | 1984-07-02 | 1985-12-31 | Texas Instruments Incorporated | Method of making field-plate isolated CMOS devices |
JPS61134071A (ja) * | 1984-12-05 | 1986-06-21 | Toshiba Corp | 半導体装置 |
US4849366A (en) * | 1988-01-15 | 1989-07-18 | Industrial Technology Research Institute | Method of making a gated isolated structure |
-
1988
- 1988-08-31 JP JP63216821A patent/JPH0265254A/ja active Pending
-
1989
- 1989-08-31 KR KR1019890012483A patent/KR900003963A/ko not_active IP Right Cessation
- 1989-08-31 EP EP89116101A patent/EP0361121A3/en not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283170A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | Mos集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637306A (ja) * | 1992-07-20 | 1994-02-10 | Kawasaki Steel Corp | 半導体装置 |
JP2010258396A (ja) * | 2008-06-16 | 2010-11-11 | Fuji Electric Systems Co Ltd | Mos型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR900003963A (ko) | 1990-03-27 |
EP0361121A3 (en) | 1990-07-25 |
EP0361121A2 (en) | 1990-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4013484A (en) | High density CMOS process | |
JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
JPH0265254A (ja) | 半導体装置 | |
JPS59121976A (ja) | 半導体装置 | |
JPH0982793A (ja) | 半導体集積回路の製造方法 | |
JPS63169757A (ja) | 大規模集積回路を放射線に対して強化する方法 | |
KR100331844B1 (ko) | 씨모스소자 | |
JPS5835966A (ja) | 相補misトランジスタの製造方法 | |
JPS62262462A (ja) | 半導体装置 | |
JP2993784B2 (ja) | 半導体装置及びその製造方法 | |
JP3421005B2 (ja) | 半導体装置の製造方法 | |
KR930004301B1 (ko) | 소이 구조의 트랜지스터 제조방법 | |
JP2826024B2 (ja) | Mos型トランジスタの製造方法 | |
JPH05235346A (ja) | 半導体装置及びその製造方法 | |
JPH06132489A (ja) | Mos型トランジスタおよびこれを利用した集積回路、ならびにmos型トランジスタの製造方法 | |
JP2706441B2 (ja) | 相補型mis集積回路の製造方法 | |
JP2970376B2 (ja) | 相補型半導体装置の製造方法 | |
JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH05267338A (ja) | 半導体装置の製造方法 | |
JPH05259450A (ja) | 半導体装置及び製造方法 | |
JPH0422345B2 (ja) | ||
JPS6193641A (ja) | 半導体装置 | |
JPH0221648A (ja) | 半導体装置の製造方法 | |
JP2676769B2 (ja) | 半導体装置 |