JPS60117771A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60117771A JPS60117771A JP22745483A JP22745483A JPS60117771A JP S60117771 A JPS60117771 A JP S60117771A JP 22745483 A JP22745483 A JP 22745483A JP 22745483 A JP22745483 A JP 22745483A JP S60117771 A JPS60117771 A JP S60117771A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact
- aluminum
- type region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 9
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 3
- 229910000676 Si alloy Inorganic materials 0.000 description 10
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置、特に上面に延在するアルミニウム
またはアルミニウム合金からなる配線層の改善された構
造に関する。
またはアルミニウム合金からなる配線層の改善された構
造に関する。
ｆｂｌ 従来技術と問題点
周知のように半導体集積回路（ＩＣ）などの半導体装置
においては、半導体基板面に半導体素子やその他の素子
が形成され、これから導出する配線はアルミニウム（Ａ
Ｉ）またはアルミニウム合金が用いられる。アルミニウ
ム合金といっても他金属は僅かに数％（１０％以下）を
含んだアルミニウムが主体の合金であるが、このように
アルミニウムが配線として利用される理由は電気的抵抗
が低く、絶縁膜との接着力が強くて、安価に得られ、し
かも形成が容易であるためである。
においては、半導体基板面に半導体素子やその他の素子
が形成され、これから導出する配線はアルミニウム（Ａ
Ｉ）またはアルミニウム合金が用いられる。アルミニウ
ム合金といっても他金属は僅かに数％（１０％以下）を
含んだアルミニウムが主体の合金であるが、このように
アルミニウムが配線として利用される理由は電気的抵抗
が低く、絶縁膜との接着力が強くて、安価に得られ、し
かも形成が容易であるためである。
しかしながら、アルミニウムは製造工程中の熱処理又は
使用中の温度上昇によって、接触しているシリコン基板
と反応し、シリコンエピタキシャル層を接触面にエピタ
キシャル成長する問題がある。特に、アルミニウムシリ
コン合金の場合はエピタキシャル成長が顕著に起こり、
これはアルミニウムに含まれるシリコンが核になって成
長する−ものと考えられている。しかし、一般に詳しい
メカニズムは定かではない。また、エピタキシャル成長
が起こるのは、アルミニウムシリコン合金に限られず、
純アルミニウム配線にも見られている。
使用中の温度上昇によって、接触しているシリコン基板
と反応し、シリコンエピタキシャル層を接触面にエピタ
キシャル成長する問題がある。特に、アルミニウムシリ
コン合金の場合はエピタキシャル成長が顕著に起こり、
これはアルミニウムに含まれるシリコンが核になって成
長する−ものと考えられている。しかし、一般に詳しい
メカニズムは定かではない。また、エピタキシャル成長
が起こるのは、アルミニウムシリコン合金に限られず、
純アルミニウム配線にも見られている。
ところで、このようにして成長するエピタキシャル成長
層は本来のシリコン基板とは異なる性質のシリコン層と
なって接触抵抗が大きくなり、コンタクト障害を生じる
。第１図は従来例の断面図を示しており、１はＰ型シリ
コン基板、２はＮ＋型領領域３．４はアルミニウムシリ
コン合金配線で、５がコンタクト障害となるエピタキシ
ャル成長層である。本例では、電源Ｖと接続し、且つ配
線層が長い側のアルミニウムシリコン合金配線４の接触
部分にアルミニウムを含んだＰ型エピタキシャル成長Ｎ
５が顕著に成長している。この場合はＮ＋型領領域２の
接触によりＰＮ接合ができるため、接触抵抗は特に大き
くなる。
層は本来のシリコン基板とは異なる性質のシリコン層と
なって接触抵抗が大きくなり、コンタクト障害を生じる
。第１図は従来例の断面図を示しており、１はＰ型シリ
コン基板、２はＮ＋型領領域３．４はアルミニウムシリ
コン合金配線で、５がコンタクト障害となるエピタキシ
ャル成長層である。本例では、電源Ｖと接続し、且つ配
線層が長い側のアルミニウムシリコン合金配線４の接触
部分にアルミニウムを含んだＰ型エピタキシャル成長Ｎ
５が顕著に成長している。この場合はＮ＋型領領域２の
接触によりＰＮ接合ができるため、接触抵抗は特に大き
くなる。
このようなエピタキシャル成長層の形成は、ただ単に接
触抵抗の増大のみならずに半導体素子の特性をも劣化さ
せる。例えば、バイポーラトランジスタのエミッタ電圧
を劣化させることも知られている。
触抵抗の増大のみならずに半導体素子の特性をも劣化さ
せる。例えば、バイポーラトランジスタのエミッタ電圧
を劣化させることも知られている。
従って、従来よりその対策が考えられて、例えば他の材
料膜（高融点金属窒化膜など）をバリヤ層として接触面
に介在させる方法が提案されている。しかし、バリヤ層
はアルミニウム膜のように低抵抗ではないから、ある程
度の接触抵抗の増加となり、決して好ましいとは云えな
い。
料膜（高融点金属窒化膜など）をバリヤ層として接触面
に介在させる方法が提案されている。しかし、バリヤ層
はアルミニウム膜のように低抵抗ではないから、ある程
度の接触抵抗の増加となり、決して好ましいとは云えな
い。
（Ｃ） 発明の目的
本発明は、このようなアルミニウムまたはアルミニウム
合金膜からなる配線のオーミックコンタクト障害を防止
する新規な配線構造を提案するものである。
合金膜からなる配線のオーミックコンタクト障害を防止
する新規な配線構造を提案するものである。
（ｄ） 発明の構成
その目的は、素子電極がら導出するアルミニウム配線ま
たはアルミニウム合金配線が、該素子電極の近くで、該
素子電極の接続面積より大きな接続面積を有するダミー
コンタクト電極が設けられて延在する半導体装置によっ
て達成される。
たはアルミニウム合金配線が、該素子電極の近くで、該
素子電極の接続面積より大きな接続面積を有するダミー
コンタクト電極が設けられて延在する半導体装置によっ
て達成される。
ｔｅ） 発明の実施例
以下２図面を参照して実施例によって詳細に説明する。
第２図は本発明にががる一実施例の平面図を示し、第３
図は同図のＡＡ断面図である。図において、Ｐ型シリコ
ン基板１に抵抗素子としてのＮ＋型領領域２設けられて
おり、このＮ＋型領領域ら接続電極２Ｄを通してアルミ
ニウムシリコン合金配線３．１４が導出されているが、
電源■と接続し、且つ配線層が長い方のアルミニウムシ
リコン合金配線１４は、シリコン基板面に設けた電気的
絶縁領域、即ちＮ＋型領領域１２接触して導出されてい
る。尚、１０は二酸化シリコン膜からなる絶縁膜を示し
ており、配線層は幅２μｍ、厚さ１μｍ程度のもので、
Ｎ＋型領領域２の接続電極２Ｄは１．５μｍφである。
図は同図のＡＡ断面図である。図において、Ｐ型シリコ
ン基板１に抵抗素子としてのＮ＋型領領域２設けられて
おり、このＮ＋型領領域ら接続電極２Ｄを通してアルミ
ニウムシリコン合金配線３．１４が導出されているが、
電源■と接続し、且つ配線層が長い方のアルミニウムシ
リコン合金配線１４は、シリコン基板面に設けた電気的
絶縁領域、即ちＮ＋型領領域１２接触して導出されてい
る。尚、１０は二酸化シリコン膜からなる絶縁膜を示し
ており、配線層は幅２μｍ、厚さ１μｍ程度のもので、
Ｎ＋型領領域２の接続電極２Ｄは１．５μｍφである。
このような構造にして、接続電極の近傍に設けたＮ＋型
領領域１２アルミニウムシリコン合金配線１４との接触
電極１４Ｄ（ダミーコンタクト電極）の面積を接続電極
２Ｄの面積より十分大きくすれば、接続電極２Ｄにおけ
るエピタキシャル成長が著しく抑制されて、コンタクト
不良障害が防止される。
領領域１２アルミニウムシリコン合金配線１４との接触
電極１４Ｄ（ダミーコンタクト電極）の面積を接続電極
２Ｄの面積より十分大きくすれば、接続電極２Ｄにおけ
るエピタキシャル成長が著しく抑制されて、コンタクト
不良障害が防止される。
上記はＮ＋型領領域ら電源■に接続するアルミニウムシ
リコン合金配線層の実施例であるが、その他の実験結果
によれば必ずしもＮ＋型領領域接続する配線、または電
源に接続する配線のみならず、通常の配線、特に配線長
を長（導出する配線にもコンタクト障害が生じており、
その場合にも本発明を適用して同様の効果を得られるこ
とが判明した。
リコン合金配線層の実施例であるが、その他の実験結果
によれば必ずしもＮ＋型領領域接続する配線、または電
源に接続する配線のみならず、通常の配線、特に配線長
を長（導出する配線にもコンタクト障害が生じており、
その場合にも本発明を適用して同様の効果を得られるこ
とが判明した。
ｆｆ） 発明の効果
以上の説明から明らかなように、本発明によればアルミ
ニウムまたはアルミニウムシリコン合金からなる配線を
バリヤ層を設けることなく、言い換えれば接触抵抗を増
加することなく、コンタクト障害から半導体装置を守る
ことができるから、高信頼化され、且つ高性能化された
半導体装置が得られるものである。
ニウムまたはアルミニウムシリコン合金からなる配線を
バリヤ層を設けることなく、言い換えれば接触抵抗を増
加することなく、コンタクト障害から半導体装置を守る
ことができるから、高信頼化され、且つ高性能化された
半導体装置が得られるものである。
第１図は従来例の構造断面図、第２図は本発明にがかる
一実施例の平面図、第３図は同図のＡＡ断面図である。 図中、１はＰ型シリコン基板、２はＮ＋型領領域抵抗素
子）、３，４．１４はアルミニウムシリコン合金配線、
５はコンタクト障害となるエピタキシャル成長層、１０
は絶縁膜、１２は電気的絶縁領域（Ｎ＋型領領域、２Ｄ
は接続電極、１４Ｄは配線１４とのダミーコンタクト電
極を示している。
一実施例の平面図、第３図は同図のＡＡ断面図である。 図中、１はＰ型シリコン基板、２はＮ＋型領領域抵抗素
子）、３，４．１４はアルミニウムシリコン合金配線、
５はコンタクト障害となるエピタキシャル成長層、１０
は絶縁膜、１２は電気的絶縁領域（Ｎ＋型領領域、２Ｄ
は接続電極、１４Ｄは配線１４とのダミーコンタクト電
極を示している。
Claims (1)
- 素子電極から導出するアルミニウム配線またはアルミニ
ウム合金配線が、該素子電極の近くで、該素子電極の接
続面積より大きな接続面積を有するダミーコンタクト電
極が設けられて延在することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745483A JPS60117771A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745483A JPS60117771A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117771A true JPS60117771A (ja) | 1985-06-25 |
Family
ID=16861118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22745483A Pending JPS60117771A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117771A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994780A (en) * | 1997-12-16 | 1999-11-30 | Advanced Micro Devices, Inc. | Semiconductor device with multiple contact sizes |
| JP2015185793A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 半導体装置 |
| JP2018125443A (ja) * | 2017-02-01 | 2018-08-09 | トヨタ自動車株式会社 | 半導体装置 |
-
1983
- 1983-11-30 JP JP22745483A patent/JPS60117771A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994780A (en) * | 1997-12-16 | 1999-11-30 | Advanced Micro Devices, Inc. | Semiconductor device with multiple contact sizes |
| US6211058B1 (en) | 1997-12-16 | 2001-04-03 | Advanced Micro Devices, Inc. | Semiconductor device with multiple contact sizes |
| JP2015185793A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 半導体装置 |
| US9437700B2 (en) | 2014-03-26 | 2016-09-06 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
| JP2018125443A (ja) * | 2017-02-01 | 2018-08-09 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007142138A (ja) | 半導体装置 | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| JP2018133445A (ja) | 半導体装置とその製造方法 | |
| JPH06268228A (ja) | 電力用半導体装置 | |
| JP2008235728A (ja) | 半導体装置 | |
| JP6579989B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS60117771A (ja) | 半導体装置 | |
| CA1127322A (en) | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum | |
| JPS609159A (ja) | 半導体装置 | |
| JP2001044414A (ja) | 半導体装置 | |
| JP4095706B2 (ja) | 半導体装置 | |
| JPS58123724A (ja) | 半導体装置 | |
| JPS5935182B2 (ja) | 半導体装置の電極構造 | |
| JP2719569B2 (ja) | 半導体装置 | |
| JPS59229866A (ja) | 半導体装置 | |
| JPH0648880Y2 (ja) | 半導体装置 | |
| JPH1012571A (ja) | 半導体装置 | |
| JP2024024452A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JPS6228581B2 (ja) | ||
| JPS63258065A (ja) | 半導体装置 | |
| JPH0555221A (ja) | 半導体装置 | |
| JPH06349825A (ja) | 半導体集積回路装置 | |
| JPS61234074A (ja) | シヨツトキ−バリヤ型半導体装置 | |
| JPS6123342A (ja) | 半導体集積回路装置 | |
| JPS61253853A (ja) | 半導体集積回路装置 |