JP2024024452A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2024024452A
JP2024024452A JP2022127281A JP2022127281A JP2024024452A JP 2024024452 A JP2024024452 A JP 2024024452A JP 2022127281 A JP2022127281 A JP 2022127281A JP 2022127281 A JP2022127281 A JP 2022127281A JP 2024024452 A JP2024024452 A JP 2024024452A
Authority
JP
Japan
Prior art keywords
electrode
alsi
alsi electrode
silicon
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022127281A
Other languages
English (en)
Inventor
崇 辻
Takashi Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022127281A priority Critical patent/JP2024024452A/ja
Priority to US18/340,323 priority patent/US20240055375A1/en
Publication of JP2024024452A publication Critical patent/JP2024024452A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/02—Alloys based on aluminium with silicon as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/047—Silicides composed of metals from groups of the periodic table
    • H01L2924/0483—13th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＡｌＳｉ電極を備えた炭化珪素半導体装置において、歩留まりを向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】炭化珪素からなる半導体基板の表面に、スパッタリングにより、シリコンを含むアルミニウム合金からなるＡｌＳｉ電極が設けられている。ＡｌＳｉ電極中には、デンドライト構造のＳｉノジュールが析出している。ＡｌＳｉ電極中のＳｉノジュールの高さは、デンドライト構造および角柱構造のいずれのＳｉノジュールにおいても２μｍ以下である。ＡｌＳｉ電極中のデンドライト構造のＳｉノジュールの高さは、好ましくは１μｍ以下である。ＡｌＳｉ電極のシリコン固溶度は、０．３ｗｔ％以上１．５９ｗｔ％以下である。ＡｌＳｉ電極のスパッタリング温度は４３０℃以上５７７℃以下である。【選択図】図３

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来、半導体基板のおもて面の表（ひょう）面電極の電極材料として、シリコン（Ｓｉ）を含むアルミニウム（Ａｌ）が用いられている。半導体基板のおもて面の表（ひょう）面電極は層間絶縁膜のコンタクトホールに埋め込むよう形成される。このため、シリコンを含むアルミニウムを電極材料とする表面電極（以下、ＡｌＳｉ電極とする）の埋め込み性を向上させる方法として、スパッタリングにより堆積（形成）しながら熱処理（リフロー）により軟化させて埋め込むリフロースパッタリングなどが提案されている。
シリコン（Ｓｉ）を半導体材料とした場合、半導体基板とＡｌＳｉ電極とが接触した状態で高温に晒されると、半導体基板中のシリコン原子とＡｌＳｉ電極中のアルミニウム原子との相互拡散が起きやすい。ＡｌＳｉ電極中から半導体基板中に拡散したアルミニウム原子は半導体基板中のシリコン原子と合金化され、ＡｌＳｉ電極から半導体基板中に局所的に突出した突出部（アロイスパイク）となる。アロイスパイクが半導体基板の内部のｐｎ接合まで進行すると、特性劣化による素子不良が懸念される。
半導体基板中からＡｌＳｉ電極中に拡散したシリコン原子はＡｌＳｉ電極の半導体基板との界面付近にシリコン（Ｓｉ）ノジュールとして析出し、半導体基板とＡｌＳｉ電極との界面での電気抵抗が高くなる。ＡｌＳｉ電極のスパッタリング時の半導体基板の温度（以下、スパッタリング温度とする）を比較的低温度（３００℃未満）にすることで、半導体基板中のシリコン原子とＡｌＳｉ電極中のアルミニウム原子との相互拡散が抑制され、アロイスパイクの進行およびＳｉノジュールの析出が抑制されることが知られている。
また、層間絶縁膜のコンタクトホールのアスペクト比が大きい場合などには、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、層間絶縁膜のコンタクトホールに、アルミニウムよりも埋め込み性の高いタングステン（Ｗ）を埋め込む方法が用いられる。層間絶縁膜のコンタクトホール内に埋め込まれたタングステンプラグ（Ｗプラグ）上にＡｌＳｉ電極を堆積することで、ＡｌＳｉ電極と半導体基板とが直接接触しないため、アロイスパイクの発生が抑制される。
一方、炭化珪素（ＳｉＣ）を半導体材料とした場合、ＡｌＳｉ電極のスパッタリング温度を３００℃以上としたとしてもアロイスパイクが生じにくい。その理由は、炭化珪素自体の拡散係数が小さい（炭化珪素の炭素原子とシリコン原子との結合エネルギーが大きい）ことに加えて、半導体基板とＡｌＳｉ電極との間に半導体基板とのオーミック接触のためのシリサイド膜が形成されることで、半導体基板中のシリコン原子とＡｌＳｉ電極中のアルミニウム原子との相互拡散が抑制されるからである。
シリコンを半導体材料とした従来のシリコン半導体装置の製造方法として、ＡｌＳｉ電極のスパッタリング温度をＡｌＳｉ電極の金属材料の再結晶温度に近い温度以下に設定することで、Ｓｉノジュールの析出を抑制する方法が提案されている（例えば、下記特許文献１参照。）。下記特許文献１では、ＡｌＳｉ電極のスパッタリング温度を、ＡｌＳｉ電極中に拡散したシリコン原子が粒状になりにくい１７０℃以下とすることで、ＡｌＳｉ電極中のＳｉノジュールの析出をほぼ０％にしている。
また、従来のシリコン半導体装置の別の製造方法として、半導体基板の温度を、１５０℃の低温度とした状態と、３５０℃の高温度とした状態と、で連続してスパッタリングを行ってＡｌＳｉ電極を堆積する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、低温度で堆積したＡｌＳｉ電極中のＳｉノジュールが高温度で堆積したＡｌＳｉ電極中のＳｉノジュールに吸収されて成長するので、ＡｌＳｉ電極の総厚さの中間の深さにＳｉノジュールが析出して、下層のバリアメタルから離間される。
また、従来のシリコン半導体装置の別の製造方法において、スパッタリングにより堆積したＡｌＳｉ電極中に析出した粗大なシリコン析出物（Ｓｉ析出物）が、ＡｌＳｉ電極にボンディングワイヤを圧着する際に半導体基板に強く押し込まれ、Ｓｉ析出物が押し込まれた箇所から半導体基板に達するクラックを生じさせることが報告されている（例えば、下記非特許文献１参照。）。下記非特許文献１には、Ｓｉ析出物が原因で発生したクラックにより素子破壊を引き起こし、歩留りを低下させる虞があることが報告されている。
特許第３０８３３０１号公報 特開２０００－１６４５９３号公報
後藤裕史、外４名、Ｓｉ－ＩＧＢＴ向け高強度アルミニウム合金電極材料、Ｒ＆Ｄ 神戸製鋼技報（Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ ＫＯＢＥ ＳＴＥＥＬ ＥＮＧＩＮＥＥＲＩＮＧ ＲＥＰＯＲＴＳ）、神戸製鋼所、２００５年９月、第６５巻、第２号、ｐ．５８－６１
上述したように、炭化珪素を半導体材料とした場合、ＣＶＤ法によるＷプラグの埋め込み等を用いることなく、スパッタリングのみを用いてＡｌＳｉ電極の埋め込み性を向上させることができる。しかしながら、発明者らが鋭意研究を重ねた結果、ＡｌＳｉ電極のスパッタリング温度を３００℃以上とすると、ＡｌＳｉ電極中に析出するＳｉノジュールがＡｌＳｉ電極の結晶表面と直交する厚さ方向（半導体基板の表面に直交して半導体基板の表面から離れる方向）に角柱状に結晶粒成長して拡大することが判明した。
ＡｌＳｉ電極中のＳｉノジュールが拡大すると、ワイヤボンディング工程においてＡｌＳｉ電極に加わる荷重や超音波振動等によるダメージがＡｌＳｉ電極中のＳｉノジュールを介して半導体基板までに伝わり、Ｓｉノジュール付近に半導体基板の内部まで達するクラックが生じたり、半導体基板からボンディングワイヤが剥離することが判明した。このＳｉノジュールによって半導体基板にクラックが生じる問題については、シリコンを半導体材料とした場合においても同様に生じることが上記非特許文献１で報告されている。
また、ＡｌＳｉ電極中にＳｉノジュールが析出した場合、ＡｌＳｉ電極をパターニングして所定箇所へ残すにあたって、ＡｌＳｉ電極をウェットエッチングで除去した後、バリアメタル上に残るＳｉノジュールをドライエッチングで除去する必要がある。しかしながら、ＡｌＳｉ電極の厚さ方向に角柱状に結晶粒成長して拡大し高さを増したＳｉノジュールをドライエッチングで除去するには、ドライエッチング時間を長くする必要があり、ＡｌＳｉ電極の下層のバリアメタルの信頼性に悪影響が生じる。
また、ワイヤボンディング時にボンディングワイヤを押し付けた部分でＡｌＳｉ電極の一部が剥がれ取れてしまうことが発明者によって確認されている。図１０は、従来の炭化珪素半導体装置のゲートパッドの一部を半導体基板のおもて面側から見た状態を模式的に示す平面図である。図１０には、ゲートパッド１０４の剥離箇所を示す。図１１は、図１０の切断線ＡＡ－ＡＡ’における断面構造を示す断面図である。図１１には、図１０のゲートパッド１０４の下層の積層構造および剥離箇所の状態を示す。
図１０に示すように、炭化珪素（ＳｉＣ）からなる半導体基板１０１のおもて面上に、フィールド酸化膜１１１、ポリシリコン（ｐｌｉｙ－Ｓｉ）層１１２、層間絶縁膜１０２、バリアメタル１０３およびゲートパッド１０４がこの順に積層されている。フィールド酸化膜１１１は、初期酸化（ＳｉＯ2）膜および高温熱酸化（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜をこの順に積層してなる。ポリシリコン層１１２は、ゲートランナーを構成するゲート配線層である。
層間絶縁膜１０２は、例えばＮＳＧ（Ｎｏｎ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）およびＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）をこの順に積層してなる。バリアメタル１０３は、例えば、タングステン（Ｗ）や、チタン（Ｔｉ）膜もしくは窒化チタン（ＴｉＮ）膜、またはこれらの積層金属膜である。ゲートパッド１０４は、Ｓｉ含有率１ｗｔ％のＡｌＳｉ電極である。ゲートパッド１０４の厚さｔ１０１は、３μｍ～５μｍ程度の範囲内であり、例えば５μｍ程度である。
ゲートパッド１０４の表面１０４ａにボンディングワイヤを押し付けたときに、ポリシリコン層１１２とフィールド酸化膜１１１との界面１２３（ＨＴＯの上面）から上層が部分的に剥離して当該界面１２３に沿って横滑りする。これに伴って、当該剥離箇所付近で、バリアメタル１０３と層間絶縁膜１０２との界面１２１（ＢＰＳＧの上面）や、層間絶縁膜１０２とポリシリコン層１１２との界面１２２（ポリシリコン層１１２の上面）でも上層が部分的に剥離し、これらの剥離箇所でそれぞれ上層が剥がれ取れて捲れ上がる。
ゲートパッド１０４が剥がれ取れた部分や捲れ上がった部分１０４ｂで、下層の層間絶縁膜１０２、ポリシリコン層１１２およびフィールド酸化膜１１１がそれぞれ部分的に露出される。ボンディングワイヤの接触箇所でＡｌＳｉ電極（ゲートパッド１０４）が剥がれ取れるため、ボンディングワイヤを接合することができない。このようにＡｌＳｉ電極の一部が剥がれ取れるのは、ＡｌＳｉ電極中のアルミニウムよりも硬いＳｉノジュールがボンディングワイヤによって押し付けられることで下層にダメージが生じるからである。
また、ＡｌＳｉ電極のスパッタリング温度を狙いの低温度（３００℃未満）としても、スパッタリング温度を当該狙いの低温度で維持できず、スパッタリング温度が２００℃～３５０℃の範囲内で変動してしまう。このため、スパッタリング温度が３００℃以上に変動したときにＡｌＳｉ電極中のＳｉノジュールが厚さ方向に角柱状に結晶粒成長してしまい、上述したようにワイヤボンディング時にＡｌＳｉ電極やその下層の一部が剥がれ取れてボンディングワイヤが剥離することが発明者により確認されている。
また、枚葉式での低温スパッタリングでＡｌＳｉ電極を堆積すると、半導体ウエハの連続処理枚数が増えるほど炉内温度が上昇してスパッタリング温度が上昇する。このため、連続処理の後半に処理された半導体ウエハほど、ワイヤボンディング時にＡｌＳｉ電極の一部が剥がれ取れる確率が高くなることが発明者により確認されている。また、ワイヤ径（直径）が３００μｍ以上のボンディングワイヤを用いた場合に上述したようにＡｌＳｉ電極の一部が剥がれ取れる確率が高いことが発明者により確認されている。
上記特許文献１では、ＡｌＳｉ電極のスパッタリング温度が１７０℃以下と低いことで、ＡｌＳｉ電極の埋め込み性が悪いという問題がある。上記特許文献２では、低温度でのスパッタリングと、高温度でのスパッタリングと、を連続して行ってＡｌＳｉ電極を堆積しているが、スパッタリング中の温度制御は困難である。また、パワーデバイスに用いられるＡｌＳｉ電極の厚さが４μｍ～６μｍ程度と厚く、上記特許文献２を適用してＡｌＳｉ電極を堆積しても、その効果を得にくい。
この発明は、上述した従来技術による課題を解消するため、ＡｌＳｉ電極を備えた炭化珪素半導体装置において、歩留まりを向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板と、前記半導体基板の表面に設けられた、シリコンを含むアルミニウム合金からなる表面電極と、を備える。前記表面電極の内部に、シリコンノジュールが析出している。前記表面電極の内部に析出した前記シリコンノジュールの少なくとも一部がデンドライト構造である。すべての前記シリコンノジュールの高さが２μｍ以下である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、デンドライト構造の前記シリコンノジュールの高さは、１μｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記表面電極のシリコン固溶度は、０．３ｗｔ％以上であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記表面電極のシリコン濃度は、前記表面電極のシリコン固溶度よりも高いことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記表面電極の表面にボンディングワイヤが接合されている。前記ボンディングワイヤの直径は、１００μｍ以上４００μｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ボンディングワイヤの直径は、３００μｍ以上であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体基板と、前記半導体基板の表面に設けられた、シリコンを含むアルミニウム合金からなる表面電極と、を備えた炭化珪素半導体装置の製造方法であって、次の特徴を有する。炭化珪素からなる前記半導体基板の表面に、スパッタリングにより、シリコンを含むアルミニウム合金からなる前記表面電極を堆積する堆積工程を含む。前記堆積工程では、前記表面電極のシリコン濃度を前記表面電極のシリコン固溶度よりも高くし、前記半導体基板の温度もしくは前記表面電極の形成領域周辺の温度、またはその両方の温度を４３０℃以上５７７℃以下とすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記堆積工程では、前記表面電極のシリコン固溶度を０．３ｗｔ％以上にすることを特徴とする。
上述した発明によれば、ＡｌＳｉ電極（表面電極）中のシリコンノジュールがボンディングワイヤによってＡｌＳｉ電極の下層や半導体基板に押し込まれることがない。また、ボンディングワイヤから受ける荷重や超音波振動がＡｌＳｉ電極から下層に広い面積で伝えられるため、ＡｌＳｉ電極の下層に局所的に応力集中しない。このため、ワイヤボンディング時にＡｌＳｉ電極およびその下層での剥離やクラックの発生を抑制することができ、ワイヤボンディング時のボンディングワイヤの剥離を抑制することができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ＡｌＳｉ電極を備えた炭化珪素半導体装置において、歩留まりを向上させることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す断面図である。 図１の切断線Ａ－Ａ’における断面構造を示す断面図である。 図１の切断線Ｂ－Ｂ’における断面構造を示す断面図である。 ＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極の結晶構造との関係を模式的に示す説明図である。 実験例１のＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極中のＳｉノジュールの高さとの関係を示す特性図である。 図４の試料Ａ～ＤのＳｉノジュールを半導体基板のおもて面側から見た状態を模式的に示す平面図である。 実験例１のＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極中のＳｉノジュールの面積比率との関係を示す図表である。 実験例２のＡｌＳｉ電極のボンディングワイヤとの接合部を模式的に示す断面図である。 ＡｌＳｉ合金の平衡状態図を示す特性図である。 実験例４のワイヤボンディング時のＡｌＳｉ電極の剥離確率を示す特性図である。 従来の炭化珪素半導体装置のゲートパッドの一部を半導体基板のおもて面側から見た状態を模式的に示す平面図である。 図１０の切断線ＡＡ－ＡＡ’における断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す断面図である。図１には、炭化珪素半導体装置１０の実装後の状態を示す。図１には、パッシベーション膜５の開口部５ａ，５ｂを破線で示し、はんだ層１２および実装基板１３を図示省略する。図２Ａ，２Ｂは、それぞれ図１の切断線Ａ－Ａ’および切断線Ｂ－Ｂ’における断面構造を示す断面図である。図２Ａ、２Ｂでは、炭化珪素半導体装置１０の素子構造（半導体基板１の内部の各部）を図示省略する。
図１，２Ａ，２Ｂに示す実施の形態にかかる炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）１の主面に、シリコン（Ｓｉ）を含むアルミニウム（Ａｌ）合金を電極材料とする表（ひょう）面電極（以下、ＡｌＳｉ電極とする）４を備える。図１，２Ａ，２Ｂには、炭化珪素半導体装置１０として半導体基板１のおもて面にＡｌＳｉ電極４を備えた縦型半導体装置を示すが、半導体基板１の少なくとも一方の主面に少なくとも１つのＡｌＳｉ電極４を備えていればよく、その他の構成は種々変更可能である。
半導体基板１は、半導体インゴット（半導体単結晶棒）から切り出されてチップ状に個片化されたバルク基板であってもよいし、バルク基板（出発基板）上に所定導電型のエピタキシャル層を成長させたエピタキシャル基板であってもよい。半導体基板１には、活性領域２１と、活性領域２１の周囲を囲むエッジ終端領域２２と、が設けられている。活性領域２１は、炭化珪素半導体装置１０のオン時に主電流（ドリフト電流）が流れる領域である。活性領域２１は、例えば、半導体基板１の略中央に設けられている。
エッジ終端領域２２は、活性領域２１と半導体基板１の端部との間の領域であり、半導体基板１のおもて面側の電界を緩和して耐圧を保持する機能を有する。耐圧とは、炭化珪素半導体装置１０が誤動作や破壊を起こさない限界の電圧である。エッジ終端領域２２には、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造等の耐圧構造（不図示）が配置されている。
活性領域２１において半導体基板１のおもて面に、１つ以上（ここでは２つ）のＡｌＳｉ電極４が設けられている。図１には、実施の形態にかかる炭化珪素半導体装置１０をＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）とし、ソース電極４ａとして機能するＡｌＳｉ電極４と、ゲートパッド４ｂとして機能するＡｌＳｉ電極４と、を配置した場合を示す。ＡｌＳｉ電極４の構成については後述する。
半導体基板１のおもて面側には、炭化珪素半導体装置１０の素子構造として、一般的なトレンチゲート構造（不図示）が設けられている。半導体基板１のおもて面の全面にわたって層間絶縁膜２が設けられている。層間絶縁膜２は、例えばＮＳＧおよびＢＰＳＧをこの順に積層してなる。層間絶縁膜２には、ＡｌＳｉ電極４と半導体基板１とのコンタクト（電気的接触部）となるコンタクトホールが選択的に設けられている。図２では、層間絶縁膜２に１つのコンタクトホールを示す。層間絶縁膜２の表面および層間絶縁膜２のコンタクトホールに露出する半導体基板１のおもて面と、ＡｌＳｉ電極４と、の間にバリアメタル３が設けられてもよい。
バリアメタル３は、半導体基板１側への金属原子の拡散や、バリアメタル３を挟んで隣り合う各部間での相互反応を防止する。バリアメタル３により、ＡｌＳｉ電極４から層間絶縁膜２へのアルミニウム原子の拡散が抑制される。バリアメタル３は、例えばチタン（Ｔｉ）膜もしくは窒化チタン（ＴｉＮ）膜、またはこの順に積層した積層金属膜である。バリアメタル３（バリアメタル３を設けない場合はＡｌＳｉ電極４）と半導体基板１との間に、半導体基板１にオーミック接触するシリサイド膜６が設けられていてもよい。
ソース電極４ａは、バリアメタル３およびシリサイド膜６を介して、またはシリサイド膜６のみを介して半導体基板１のおもて面に電気的に接続されることで、半導体基板１のおもて面に露出されたｎ+型ソース領域およびｐ++型コンタクト領域に電気的に接続されている。ソース電極４ａは、活性領域２１のうち、ゲートパッド４ｂが配置された領域を除く領域のほぼ全面を覆う。ソース電極４ａのうち、後述するパッシベーション膜５の開口部５ａに露出された部分がソースパッド（電極パッド）として機能する。
ゲートパッド（電極パッド）４ｂは、例えばソース電極４ａと同時に形成され、ソース電極４ａと同一階層に、ソース電極４ａと離れて配置されている。ゲートパッド４ｂは、活性領域２１における半導体基板１のおもて面上に層間絶縁膜２を介して設けられ、層間絶縁膜２によってソース電極４ａと電気的に絶縁されている。ゲートパッド４ｂには、ポリシリコン（ｐｏｌｙ－Ｓｉ）層からなるゲートランナー１５を介して、ＭＯＳＦＥＴのすべてのゲート電極（不図示）が電気的に接続されている。
ゲートランナー１５は、エッジ終端領域２２に配置され、活性領域２１の周囲を囲む。ゲートランナー１５は、半導体基板１のおもて面上にフィールド酸化膜１４を介して設けられている。ゲートランナー１５は、層間絶縁膜２で覆われている。フィールド酸化膜１４は、エッジ終端領域２２の全域にわたって半導体基板１のおもて面と層間絶縁膜２との間に設けられている。フィールド酸化膜１４は、例えば、初期酸化（ＳｉＯ2）膜および高温熱酸化（ＨＴＯ）膜をこの順に積層してなる。
フィールド酸化膜１４およびゲートランナー１５は、エッジ終端領域２２からゲートパッド４ｂの直下における半導体基板１のおもて面と層間絶縁膜２との間に延在している。すなわち、ゲートパッド４ｂの形成領域において半導体基板１のおもて面上に、フィールド酸化膜１４、ゲートランナー１５、層間絶縁膜２、バリアメタル３およびゲートパッド４ｂがこの順に積層されている（図２Ｂ参照）。ゲートパッド４ｂは、パッシベーション膜５の開口部５ｂに露出されている。
半導体基板１のおもて面は、パッシベーション膜５でおおわれている。パッシベーション膜５の各開口部５ａ，５ｂには、それぞれ異なるＡｌＳｉ電極４（ソース電極４ａおよびゲートパッド４ｂ）が露出されている。パッシベーション膜５の開口部５ａ，５ｂは、自身に露出されるＡｌＳｉ電極４よりも表面積が小さい。パッシベーション膜５の各開口部５ａ，５ｂに露出されたＡｌＳｉ電極４には、それぞれ異なるボンディングワイヤ１１（図１にはゲートパッド４ｂのボンディングワイヤ１１を不図示）が接合されている。
ボンディングワイヤ１１の一端はＡｌＳｉ電極４に接合され、他端はリードフレーム（後述する実装基板１３）のリード（不図示）に接合されている。ボンディングワイヤ１１は超音波接合によりＡｌＳｉ電極４の表面に圧着され、ＡｌＳｉ電極４との接合部１１ａで押し潰されている。ＡｌＳｉ電極４はボンディングワイヤ１１により押し潰され、ボンディングワイヤ１１との接合部４ｃでの残り厚さｔ２がＡｌＳｉ電極４の他の部分の厚さ（堆積時またはパターニング（加工）後の厚さ）ｔ１よりも薄くなっている。
ボンディングワイヤ１１は、ＭＯＳＦＥＴに流れる電流を外部に取り出すための金属配線である。ボンディングワイヤ１１は、アルミニウムを材料とし、一般的なワイヤ径（直径、例えば１００μｍ以上４００μｍ以下程度）を有する。ボンディングワイヤ１１のワイヤ径は、ＭＯＳＦＥＴの電流能力やＡｌＳｉ電極４の表面積に応じて適宜設定され、例えば３００μｍ以上程度である。ボンディングワイヤ１１とＡｌＳｉ電極４との接合は、アルミニウム原子の未結合手同士の金属結合である。
半導体基板１の裏面の全面にわたって、ドレイン電極として機能する表（ひょう）面電極７が設けられている。表面電極７がはんだ層１２を介して例えばリードフレームである実装基板１３のダイパッド上に接合されることで、炭化珪素半導体装置１０が実装基板１３のおもて面上に実装される。実装基板１３は、例えば、セラミックス基板の両面それぞれに例えば銅（Ｃｕ）箔等の導電性板による回路パターンが形成されたＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板であってもよい。
ボンディングワイヤ１１の一端が接合された半導体基板１を実装する実装基板１３と、ボンディングワイヤ１１の他端が接合されたリード（不図示）と、の間には、半導体基板１およびボンディングワイヤ１１を覆うようにエポキシ樹脂などの熱硬化性の樹脂が設けられている。実装基板１３の周縁に樹脂ケース（不図示）が接着されている場合、樹脂ケースと実装基板１３との間に半導体基板１およびボンディングワイヤ１１を覆うように、エポキシ樹脂などの封止材が充填されている。
次に、ＡｌＳｉ電極４の構成について説明する。図３は、ＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極の結晶構造との関係を模式的に示す説明図である。ＡｌＳｉ電極４は、半導体基板１の温度もしくはＡｌＳｉ電極４の形成領域周辺の温度、またはその両方の温度（以下、スパッタリング温度とする）を４３０℃以上程度でかつ５７７℃（ＡｌＳｉ電極４の電極材料の固相線温度）以下程度の高温度とした状態で、スパッタリングによりバリアメタル３上に堆積されるＡｌＳｉ固溶体である。
図３に示すＡｌＳｉ電極４のスパッタリング時の半導体基板１の温度（基板温度）は、ＡｌＳｉ電極４の狙いのスパッタリング温度である。スパッタリング温度を３５０℃以下とした試料は、枚葉式での低温スパッタリングでＡｌＳｉ電極４を堆積した場合に、半導体ウエハの連続処理枚数が増えるほどスパッタリング温度が上昇する現象を想定している。スパッタリング温度を２００℃および３５０℃とした各試料がそれぞれ連続処理の１枚目および６枚目の半導体ウエハを想定している（図４～６，８，９においても同様）。
ＡｌＳｉ電極４のスパッタリング温度を高くすることで、ＡｌＳｉ電極４の埋め込み性が向上する。また、ＡｌＳｉ電極４のスパッタリング温度を高くするほど、ＡｌＳｉ電極４のシリコン固溶度（ＡｌＳｉ固溶体のシリコン固溶限界濃度）を高くすることができる。このため、ＡｌＳｉ電極４のシリコン固溶度を超えてＡｌＳｉ電極４中に溶融したシリコンがＡｌＳｉ電極４の冷却に伴って後述するＳｉノジュールとなってＡｌＳｉ電極４中に析出する量を少なくすることができる。
ＡｌＳｉ電極４のスパッタリング温度が５７７℃を超えると、スパッタリング時にＡｌＳｉ電極４の一部（Ｓｉ初晶＋液相、Ａｌ初晶＋液相）または全部（液相）が液相化してしまい（後述する図８参照）、その後、常温になるまで冷却したときに固相（固体）化しない。また、ＡｌＳｉ電極４のスパッタリング温度が高くなりすぎると（例えば６００℃以上）、スパッタリング装置にダメージが生じる。ＡｌＳｉ電極４のスパッタリング温度が４３０℃未満であると、その後のワイヤボンディング時にＡｌＳｉ電極４に加わる荷重や超音波振動等によってＡｌＳｉ電極４の一部が剥離してしまう。
ＡｌＳｉ電極４のシリコン固溶度は、スパッタリング温度に応じて決まる。例えば、ＡｌＳｉ電極４のシリコン固溶度は、アルミニウム濃度およびシリコン濃度の総和を１００ｗｔ％とすると、スパッタリング温度が４３０℃である場合に０．３ｗｔ％程度であり、スパッタリング温度が５７７℃である場合に１．５９ｗｔ％程度である（後述する図８参照）。本実施の形態においては４３０℃以上５７７℃以下程度の範囲のスパッタリング温度でＡｌＳｉ電極４を堆積するため、ＡｌＳｉ電極４のシリコン固溶度は０．３ｗｔ％以上１．５９ｗｔ％以下程度である。
ＡｌＳｉ電極４にシリコンが含まれることで、半導体基板１中のシリコン原子とＡｌＳｉ電極４中のアルミニウム原子との相互拡散が抑制され、アロイスパイクの進行が抑制される。また、ＡｌＳｉ電極４のシリコン濃度が高くなるほど、ＡｌＳｉ電極４の強度が向上する。ＡｌＳｉ電極４は、さらにアルミニウムに対して銅（Ｃｕ）を０．１ｗｔ％以上５ｗｔ％以下程度で含有していてもよい。ＡｌＳｉ電極４に銅が含まれることで、ＡｌＳｉ電極４の強度が向上する。より好ましくは、ＡｌＳｉ電極４のアルミニウムに対する銅の含有率は０．５ｗｔ％以上２ｗｔ％以下程度であってもよい。
ＡｌＳｉ電極４のターゲット組成（狙いのアルミニウムとシリコンとの濃度比率）は適宜設定可能である。ＡｌＳｉ電極４のアルミニウム濃度が高くなるほど、ＡｌＳｉ電極４の抵抗値（導通抵抗）が高くなる。ＡｌＳｉ電極４のターゲット組成のシリコン濃度をＡｌＳｉ電極４のシリコン固溶度よりも高くすることで、ＡｌＳｉ電極４中にＳｉノジュールが析出される。すなわち、ＡｌＳｉ電極４は、ターゲット組成のシリコン濃度からシリコン固溶度を減算したシリコン濃度分のシリコン（Ｓｉ）ノジュールを含む。Ｓｉノジュールは、ＡｌＳｉ電極４のシリコン固溶度を超えて析出（再結晶化）したシリコン原子を核として結晶粒成長したシリコン析出物（Ｓｉ結晶）である。Ｓｉノジュールは、ＡｌＳｉ電極４の内部のバリアメタル３との界面付近に、ＡｌＳｉ電極４の面内にわたって略均一に析出する。
例えば、ＡｌＳｉ電極４のターゲット組成をアルミニウム濃度９９ｗｔ％に対してシリコン濃度１ｗｔ％とし、スパッタリング温度を４３０℃とする。この場合、ＡｌＳｉ電極４は、シリコン固溶度が０．３ｗｔ％程度であるため、ターゲット組成のシリコン濃度１ｗｔ％から０．３ｗｔ％程度を減算した残りの０．７ｗｔ％程度のシリコン濃度分のＳｉノジュールを含有する。ＡｌＳｉ電極４は、スパッタリング温度を５７７℃とするとシリコン固溶度が１．５９ｗｔ％程度であるため、ターゲット組成のシリコン濃度１．５９ｗｔ％超にすることができる。
ＡｌＳｉ電極４は、デンドライト構造（ｄｅｎｄｒｉｔｅ：樹枝状結晶）のＳｉノジュールを含む。一般に、結晶成長では、結晶面の欠陥部分に優先して原子を取り込みやすい。結晶成長速度が比較的緩やかである場合には、結晶面に凹凸がなく下層と同じ規則正しい配列をした結晶構造となる。それに対して、過冷却状態または過飽和状態の液体から固体が析出した場合にはデンドライトが生じやすい。その理由は、核（結晶の種となる核）となるシリコン原子の周囲に過冷却状態または過飽和状態の液体が存在する場合、固相線温度以下の温度において結晶表（ひょう）面への原子の吸着（再結晶化）が急激に進むからである。
固相線温度以下の温度では固相が安定相であり、液相から固相へ変化しやすい状態にある。このため、液相中の原子は、核結晶の欠陥部分を埋めるだけでなく、結晶表面の状態によらず結晶表面のさまざまな箇所に吸着する。確率的に結晶表面の凸部の先端（頂点）に原子が吸着しやすいため、結晶表面の凸部が結晶表面に略直交して真っすぐに長く伸びる。この結晶表面の凸部は、ちょっとしたきっかけで先端が枝分かれし、雪の結晶成長のように状態変化して一定の規則性をもったデンドライト構造となる。ＡｌＳｉ電極４中にデンドライト構造のＳｉノジュールとデンドライト構造以外のＳｉノジュールとが混在してもよい。
すなわち、デンドライト構造のＳｉノジュールとは、液相から固相へ変化する過程において結晶表面への原子の吸着が急激に進むことで生じ、ＡｌＳｉ電極４の結晶表面と直交する厚さ方向（半導体基板１の表面に直交して半導体基板１の表面から離れる方向）と略直交する方向に樹枝を伸ばすように樹枝状に結晶粒成長したシリコン（Ｓｉ）結晶である。デンドライト構造以外のＳｉノジュールとは、ＡｌＳｉ電極４の厚さ方向に角柱状に結晶粒成長した角柱構造のＳｉノジュールである。ＡｌＳｉ電極４中にデンドライト構造のＳｉノジュールを析出させるには、ＡｌＳｉ電極４のスパッタリング温度を４３０℃以上とすればよい（図３の矩形枠３０で囲むＳｉ結晶）。
例えば、シリコンを半導体材料とした場合、上述したようにＡｌＳｉ電極のスパッタリング温度を３００℃未満とするため、ＡｌＳｉ電極中のＳｉノジュールはほぼすべて角柱構造となる（図３の矩形枠１３０で囲むＳｉ結晶）。また、例えば、ＡｌＳｉ電極のスパッタリング温度が４００℃以下である場合、ＡｌＳｉ電極中のＳｉノジュールはほぼすべて角柱構造となる。このときの角柱構造のＳｉノジュールの高さは、ＡｌＳｉ電極４の厚さ方向に最大で５μｍ程度まで達する。
一方、ＡｌＳｉ電極４のスパッタリング温度が４００℃を超えると、ＡｌＳｉ電極４中のＳｉノジュールの析出形態が角柱構造からデンドライト構造に変化する。本実施の形態のようにＡｌＳｉ電極４のスパッタリング温度を４３０℃以上とすることで、デンドライト構造のＳｉノジュールの結晶成長し、角柱構造のＳｉノジュールが成長しにくくなる。また、ＡｌＳｉ電極４のスパッタリング温度を５７７℃以下とすることで、ＡｌＳｉ電極４のスパッタリング時にＳｉノジュールが液相化することを防止することができる。
また、ＡｌＳｉ電極４のスパッタリング温度を高くするほど、ＡｌＳｉ電極４中のデンドライト構造のＳｉノジュールの個数（面積比率）が増えて、ＡｌＳｉ電極４中の角柱構造のＳｉノジュールの個数が減少する（図６参照）。また、ＡｌＳｉ電極４のスパッタリング温度を高くするほど、Ｓｉノジュールが狭い間隔で細かく枝分かれして結晶表面に平行な横方向に成長するため、個々のＳｉノジュールの面積は大きくなるが、ＡｌＳｉ電極４のスパッタリング温度を高くするほど、Ｓｉノジュールの個数が少なくなるため、Ｓｉノジュールの総面積は小さくなる。
ＡｌＳｉ電極４のデンドライト構造のＳｉノジュールの面積比率は、例えば、少なくともボンディングワイヤ１１との接合部４ｃにおいて当該接合部４ｃでのＳｉノジュールの総面積の１０％以上であることがよい。ＡｌＳｉ電極４中のデンドライト構造のＳｉノジュールを上記面積比率で析出させるには、ＡｌＳｉ電極４のスパッタリング温度を４３０℃以上とすればよいことが本発明者らの鋭意研究により確認されている（図６参照）。Ｓｉノジュールの面積とは、半導体基板１のおもて面側から見たＳｉノジュールの平面形状の面積（表面積）である。
ＡｌＳｉ電極４中のＳｉノジュールの高さ（ＡｌＳｉ電極４の厚さ方向の高さ）は、デンドライト構造および角柱構造のいずれのＳｉノジュールにおいても、ＡｌＳｉ電極４の残り厚さｔ２よりも低く、２μｍ以下程度である（図４～６参照）。その理由は、上述したようにＡｌＳｉ電極４のスパッタリング中にＳｉノジュールが角柱構造からデンドライト構造に変化することで、角柱構造のＳｉノジュールが成長しにくいことに加えて、デンドライト構造のＳｉノジュールは結晶表面に平行な横方向に成長し、厚さ方向に成長しにくいからである。
ＡｌＳｉ電極４のスパッタリング温度が高くなるほど、デンドライト構造のＳｉノジュールの結晶成長が支配的となり、角柱構造のＳｉノジュールが２μｍを超えて成長しない。また、ＡｌＳｉ電極４のスパッタリング温度が高くなるほど、Ｓｉノジュールが狭い間隔で細かく枝分かれして結晶表面に平行な横方向に成長するため、デンドライト構造のＳｉノジュールの高さはさらに低く例えば１μｍ以下となる。したがって、ＡｌＳｉ電極４中のＳｉノジュールの高さは、デンドライト構造および角柱構造のいずれのＳｉノジュールにおいても２μｍ以下程度となる。
ＡｌＳｉ電極４の厚さｔ１の上限値は、スパッタリング装置の積層精度またはドライエッチング装置の加工能力による限界の厚さであり、例えば５μｍ程度である。ＡｌＳｉ電極４の厚さｔ１は可能な限り厚いことが好ましく、ＡｌＳｉ電極４の厚さｔ１を厚くするほど、導通損失を低減させることができる。上述したようにＡｌＳｉ電極４にボンディングワイヤ１１が圧着されることで、ＡｌＳｉ電極４の、ボンディングワイヤ１１との接合部４ｃでの残り厚さｔ２は、最も薄い部分で例えば２．１μｍ程度である（図７参照）。
次に、実施の形態にかかる炭化珪素半導体装置１０の製造方法について、図１，２Ａ，２Ｂを参照して説明する。まず、炭化珪素からなる半導体ウエハの、ダイシング（切断）後に半導体チップ（半導体基板１）となる領域のおもて面側に所定の素子構造（不図示）を形成する。例えば、実施の形態にかかる炭化珪素半導体装置１０がｎチャネル型の縦型ＭＯＳＦＥＴである場合、所定の素子構造は、ｐ型ベース領域、ｎ+型ソース領域、ｐ++型コンタクト領域、ゲート絶縁膜およびゲート電極からなる絶縁ゲート構造である。
次に、半導体ウエハのおもて面にフィールド酸化膜１４を形成し、フィールド酸化膜１４上にゲートランナー１５となるポリシリコン層を形成する。ゲートランナー１５は、絶縁ゲート構造を構成するゲート電極と同時に形成されてもよい。次に、半導体ウエハのおもて面の全体に層間絶縁膜２を形成して、層間絶縁膜２でゲート電極およびゲートランナー１５を覆う（図２Ａ，２Ｂ参照）。次に、層間絶縁膜２を選択的に除去することで、層間絶縁膜２の所定箇所にコンタクトホールを形成する。
次に、半導体ウエハのおもて面の、層間絶縁膜２のコンタクトホールに露出する部分（活性領域２１のｎ+型ソース領域およびｐ++型コンタクト領域）にオーミック接触するシリサイド膜６を形成する。次に、層間絶縁膜２の表面およびシリサイド膜６の表面にバリアメタル３を形成する。バリアメタル３が積層金属膜である場合、シリサイド膜６の形成前に、バリアメタル３の下層の金属膜（例えばＴｉＮ膜）で層間絶縁膜２の表面のみを覆って保護した状態でシリサイド膜６を形成してもよい。
次に、一般的なスパッタリング装置（不図示）のステージ上に、裏面をステージ側にして半導体ウエハを載置し、例えば静電チャック（ＥＳＣ：Ｅｌｅｃｔｒｉｃ Ｓｔａｔｉｃ Ｃｈｕｃｋ）等によってステージ上に保持する。次に、例えばヒーター等の加熱手段によってスパッタリング装置のチャンバー（処理炉）内またはステージを加熱することで、半導体ウエハの温度またはＡｌＳｉ電極４の形成領域周辺の温度（すなわちスパッタリング温度）を上昇させて４３０℃以上５７７℃以下程度の範囲内で上昇させる。この温度範囲内であれば、ＡｌＳｉ電極４のスパッタリング温度が変動してもよい。
このスパッタリング温度でのスパッタリングによりバリアメタル３上にＡｌＳｉ電極４を堆積（形成）する（堆積工程）。上述したようにＡｌＳｉ電極４にはターゲット組成のシリコン濃度からスパッタリング温度に依存するシリコン固溶度を減算したシリコン濃度分のＳｉノジュールが析出されるため、ＡｌＳｉ電極４のターゲット組成はスパッタリング温度に応じて適宜設定する。次に、半導体ウエハを常温（例えば２５℃程度）まで冷却（例えばＡｌ＋１ｗｔ％Ｓｉでは冷却速度５０℃／秒～３００℃／秒で降温、Ａｌ＋０．５ｗｔ％Ｓｉでは冷却速度５０℃／秒～２００℃／秒で降温、Ａｌ＋１．５ｗｔ％Ｓｉまたはそれ以上のＳｉ含有量では冷却速度５０℃／秒～５００℃／秒で降温）する。このように急速に冷却することによって、過冷却時の結晶成長で急激に再結晶化してデンドライトとなる現象を利用して、デンドライト構造のＳｉノジュールを含むＡｌＳｉ電極４を形成する。なお、Ａｌ＋ｎ［ｗｔ％］Ｓｉ（ただしｎは整数）とは、Ｓｉ含有率ｎ［ｗｔ％］のＡｌＳｉ電極４であることを意味する。
また、ＡｌＳｉ電極４中において、デンドライト構造および角柱構造のいずれにおいてもＳｉノジュールの高さが２μｍ以下程度となり、かつデンドライト構造のＳｉノジュールが上記面積比率となる。次に、一般的なドライエッチング装置を用いてＡｌＳｉ電極４をエッチング（パターニング）することで所定箇所に残す。このパターニング後に所定箇所に残るＡｌＳｉ電極４がソース電極４ａおよびゲートパッド４ｂに相当する。次に、半導体ウエハの裏面側に素子構造を形成し、半導体ウエハの裏面に表面電極７を形成する。
次に、半導体ウエハをダイシングして個々のチップ（半導体基板１）状に個片化することで、図１，２Ａ，２Ｂの実施の形態にかかる炭化珪素半導体装置１０が完成する。次に、半導体基板１の表面電極７をはんだ層１２を介して例えばリードフレームである実装基板１３のダイパッドまたはリードとなる配線層上に接合することで、炭化珪素半導体装置１０を実装基板１３のおもて面上に実装する。次に、一般的なワイヤボンディング工程により、半導体基板１のＡｌＳｉ電極４にボンディングワイヤ１１を圧着して接合する。
一般的なワイヤボンディング工程においては、ボンディングワイヤ１１を超音波によって振動させながらＡｌＳｉ電極４に押し付けることにより、ボンディングワイヤ１１の接合箇所においてＡｌＳｉ電極４の表面の自然酸化膜を除去して、ＡｌＳｉ電極４の活性状態の表面（アルミニウム原子の未結合手）を露出させる。そして、ボンディングワイヤ１１とＡｌＳｉ電極４とのアルミニウム原子の未結合手同士を金属結合させることで、ＡｌＳｉ電極４の表面にボンディングワイヤ１１を接合する。
このとき、ＡｌＳｉ電極４のボンディングワイヤ１１との接合部４ｃでの残り厚さｔ２がＡｌＳｉ電極４の他の部分の厚さｔ１よりも薄くなり、例えば２．１μｍ程度になるが、ワイヤボンディング時のＡｌＳｉ電極４の剥離は生じない。その理由は、ＡｌＳｉ電極４中に上記条件（高さ、面積比率）でデンドライト構造のＳｉノジュールを含むことで、ＡｌＳｉ電極４にボンディングワイヤ１１が押し付けられても、ＡｌＳｉ電極４中のＳｉノジュールが下層にダメージを与えないからである。このようにして、炭化珪素半導体装置１０を実装した半導体パッケージが完成する。
（実験例１）
ＡｌＳｉ電極４のスパッタリング温度とＳｉノジュールの高さおよび面積比率との関係について検証した。図４は、実験例１のＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極中のＳｉノジュールの高さとの関係を示す特性図である。図５は、図４の試料Ａ～ＤのＳｉノジュールを半導体基板のおもて面側から見た状態を模式的に示す平面図である。図６は、実験例１のＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極中のＳｉノジュールの面積比率との関係を示す図表である。
炭化珪素からなる半導体基板（半導体チップ）上にスパッタリングにより５μｍの厚さでＡｌＳｉ電極を堆積した複数の試料を用意した（以下、実験例１とする）。これらの試料は、ＡｌＳｉ電極のスパッタリング温度を種々変更しスパッタリング温度ごとに複数個ずつ作製した。すべての試料のＡｌＳｉ電極中のＳｉノジュールをリン酸（Ｈ3ＰＯ4）、硝酸（ＨＮＯ3）および酢酸（ＣＨ3ＣＯＯＨ）の混合液を用いてウェットエッチングすることで露出させて、半導体基板のおもて面側から見たＳｉノジュールの寸法と、Ｓｉノジュールの高さ（ＡｌＳｉ電極の厚さ方向の高さ）と、を測定した。
実験例１のＡｌＳｉ電極のスパッタリング温度とＡｌＳｉ電極中のＳｉノジュールの高さとの関係を図４に示す。実験例１のＡｌＳｉ電極のスパッタリング温度を２００℃、３５０℃、４００℃および４７０℃とした各試料Ａ～ＤのＡｌＳｉ電極中のＳｉノジュールを、半導体基板のおもて面側から走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察した状態をそれぞれ図５の（ａ）～（ｄ）に模式的に示す。
実験例１のＡｌＳｉ電極のＳｉノジュールの面積比率を算出した結果を図６に示す。図６には、ＡｌＳｉ電極のスパッタリング温度（ＡｌＳｉ電極堆積時の半導体基板の温度）、ＡｌＳｉ電極中のＳｉノジュールの析出形態（角柱、デンドライト）、ＡｌＳｉ電極中の角柱構造のＳｉノジュールの面積比率および高さ（図６には、それぞれ角柱比率および角柱高さと図示）、ＡｌＳｉ電極中のデンドライト構造のＳｉノジュールの面積比率および高さ（図６には、それぞれデンドライト比率およびデンドライト高さと図示）、およびボンディングワイヤの剥離の有無（発生、なし）を示す。
図４～６に示す結果から、ＡｌＳｉ電極のスパッタリング温度が４００℃以下である場合、ＡｌＳｉ電極中のＳｉノジュールはすべて角柱構造となることが確認された（図４の枠４１で囲む部分。角柱比率１００％、図５の（ａ）～（ｃ）参照）。また、ＡｌＳｉ電極のスパッタリング温度が３５０℃以上４００℃以下である場合、ＡｌＳｉ電極に接合したボンディングワイヤが剥離する（図６のボンディングワイヤの剥離「発生」）ことが確認された。このときの、角柱構造のＳｉノジュールの高さは最大で５μｍに達することが確認された（図５の（ｂ），（ｃ）参照）。
ＡｌＳｉ電極のスパッタリング温度が４００℃を超えると、ＡｌＳｉ電極中に角柱構造およびデンドライト構造のＳｉノジュールが混在するが、ＡｌＳｉ電極のスパッタリング温度が４３０℃未満である場合、ワイヤボンディング時にボンディングワイヤとの接触部でＡｌＳｉ電極が剥がれ取れてボンディングワイヤが剥離する（ボンディングワイヤを接合できない）ことが確認された。このときのＡｌＳｉ電極中のデンドライト構造のＳｉノジュールの面積比率（デンドライト比率）は１０％未満であり、角柱構造のＳｉノジュールの高さ（角柱高さ）は２μｍを超えることが確認された（図６参照）。
ＡｌＳｉ電極のスパッタリング温度が３００℃未満である場合、ＡｌＳｉ電極中のＳｉノジュールはすべて角柱構造であったが、角柱構造のＳｉノジュールの高さは１μｍ以下であることが確認された（図４，５（ａ）参照。図６には不図示）。ＡｌＳｉ電極に接合したボンディングワイヤの剥離は発生しなかったが、層間絶縁膜のコンタクトホールのアスペクト比が大きい場合、ＡｌＳｉ電極をスパッタリングによりコンタクトホールに埋め込むことができないことが確認された。
一方、ＡｌＳｉ電極のスパッタリング温度が４３０℃以上である場合（図４の枠４２で囲む部分）、ＡｌＳｉ電極に接合したボンディングワイヤが剥離しない（図６のボンディングワイヤの剥離「なし」）ことが確認された。このときのＡｌＳｉ電極中のデンドライト構造のＳｉノジュールの面積比率（デンドライト比率）および高さ（デンドライト高さ）はそれぞれ１０％以上および１μｍ以下であり、角柱構造のＳｉノジュールの高さ（角柱高さ）は最大で２μｍであることが確認された。
すなわち、図６のＡｌＳｉ電極のスパッタリング温度が４３０℃以上程度とした試料のＡｌＳｉ電極が本実施の形態のＡｌＳｉ電極４に相当する。図６には、Ｓｉノジュールの面積比率として、角柱構造（角柱比率）およびデンドライト構造（デンドライト比率）ともに、ＡｌＳｉ電極の表面全体の面積（表面積）に対するＳｉノジュールの総面積の比率を示すが、ＡｌＳｉ電極の一部（例えばボンディングワイヤとの接合部）の面積でのＳｉノジュールの面積比率とした場合においても同様の結果が得られる。
また、ＡｌＳｉ電極のスパッタリング温度を４３０℃以上とすることで、層間絶縁膜のコンタクトホールのアスペクト比が大きくても、ＡｌＳｉ電極をスパッタリングによりコンタクトホールに埋め込むことができることが確認された。したがって、ＡｌＳｉ電極のスパッタリング温度を４３０℃以上とすることで、スパッタリングによるＡｌＳｉ電極の埋め込み性が向上するとともに、ボンディングワイヤの剥離を防止することができることが確認された。
（実験例２）
ＡｌＳｉ電極４の、ボンディングワイヤ１１との接合部４ｃでの残り厚さｔ２について検証した。図７は、実験例２のＡｌＳｉ電極のボンディングワイヤとの接合部を模式的に示す断面図である。上述した実施の形態にかかる炭化珪素半導体装置１０の製造方法にしたがって、スパッタリングにより半導体基板１上に５μｍの厚さｔ１でＡｌＳｉ電極４を堆積し、ワイヤボンディングによりＡｌＳｉ電極４にアルミニウムからなるボンディングワイヤ１１を接合した試料（以下、実験例２とする）を用意した。
この試料のＡｌＳｉ電極４（ハッチング部分）の、ボンディングワイヤ１１との接合部４ｃを半導体基板１のおもて面に平行な方向からＳＥＭによって観察した状態を図７に模式的に示す。図７に示す結果より、ＡｌＳｉ電極４はボンディングワイヤ１１により押し潰され、ボンディングワイヤ１１との接合部４ｃでの残り厚さｔ２が最も薄い部分でＡｌＳｉ電極４の他の部分の厚さ（堆積時またはパターニング（加工）後の厚さ）ｔ１の半分程度の２．１μｍ程度の厚さｔ２’まで薄くなっていることが確認された。
（実験例３）
ＡｌＳｉ電極４のスパッタリング温度とシリコン濃度との関係について説明する。図８は、ＡｌＳｉ合金の平衡状態図を示す特性図である。図８（ａ）には、図８（ｂ）のシリコン濃度０．０ｗｔ％～２．０ｗｔ％の範囲を拡大して示す。図８（ｂ）には、ＡｌＳｉ電極４の材料であるＡｌＳｉ合金の平衡状態図を示す。図８（ｂ）の横軸は、左端がアルミニウム濃度１００．０ｗｔ％およびシリコン濃度０．０ｗｔ％であり、右端へ向かうほどアルミニウム濃度およびシリコン濃度がそれぞれ減少および増加し、右端でアルミニウム濃度０．０ｗｔ％およびシリコン濃度１００．０ｗｔ％である。図８（ｂ）の縦軸は、スパッタリング温度に相当する。
図８（ｂ）に示すように、ＡｌＳｉ合金の平衡状態図は、シリコン濃度１２．６ｗｔ％で固相線温度５７７℃に共晶点を有し、液相からＡｌＳｉ固溶体（Ａｌ相）＋Ｓｉ相となる固相（固体）に変化する共晶凝固を行う。ＡｌＳｉ固溶体（ハッチング部分）のシリコン固溶度は温度上昇とともに増加し、例えば４３０℃の温度で０．３ｗｔ％となり、固相線温度で最大値（最大シリコン固溶）の１．５９ｗｔ％を示す。したがって、図８の平衡状態図から、ＡｌＳｉ電極４のスパッタリング温度を４３０℃以上５７７℃以下程度することで、ＡｌＳｉ電極４のシリコン固溶度は０．３ｗｔ％以上１．５９ｗｔ％以下になることが想定される。
また、図８（ｂ）に示すように、シリコンにはアルミニウムはほとんど固溶せず、ＡｌＳｉ合金のターゲット組成のシリコン濃度がＡｌＳｉ固溶体のシリコン固溶度を超える場合に、Ｓｉ相（Ｓｉノジュール）が析出する。例えば、図８（ａ）に示す試料１～３は、スパッタリング温度２２０℃、３５０℃および４７０℃でＡｌＳｉ電極４を形成する場合のＡｌＳｉ固溶体のシリコン固溶度およびＳｉ相のシリコン濃度をそれぞれ両矢印で示している。試料１では、ＡｌＳｉ固溶体のシリコン固溶度（ハッチング内に両矢印で示す範囲）が０．０８ｗｔ％であり、Ｓｉ相のシリコン濃度（固相線とターゲット組成のシリコン濃度を示す縦破線との間の両矢印で示す範囲）が０．９２ｗｔ％である。
試料２では、ＡｌＳｉ固溶体のシリコン固溶度が０．２ｗｔ％であり、Ｓｉ相のシリコン濃度が０．８ｗｔ％である。試料３では、ＡｌＳｉ固溶体のシリコン固溶度が０．５ｗｔ％であり、Ｓｉ相のシリコン濃度が０．５ｗｔ％である。すなわと、ターゲット組成のシリコン濃度（＝１．０ｗｔ％）からＡｌＳｉ固溶体のシリコン固溶度を減算したシリコン濃度分のＳｉ相が析出する。したがって、図８の平衡状態図から、ＡｌＳｉ電極４は、スパッタリング温度に依存するシリコン固溶度を有するＡｌＳｉ固溶体であり、ターゲット組成のシリコン濃度からシリコン固溶度を減算したシリコン濃度分のＳｉノジュールを含むと想定される。
（実験例４）
ＡｌＳｉ電極４のスパッタリング温度とワイヤボンディング時のＡｌＳｉ電極４の剥離確率との関係について検証した。図９は、実験例４のワイヤボンディング時のＡｌＳｉ電極の剥離確率を示す特性図である。図９の横軸は、ボンディングワイヤ１１からＡｌＳｉ電極４が受ける超音波振動の振幅であり、右側に向かうほどＡｌＳｉ電極４が受ける超音波振動が大きいことを意味する。図９の縦軸は、ワイヤボンディング時のＡｌＳｉ電極４の剥離確率であり、ボンディングワイヤ１１とＡｌＳｉ電極４との接触部でＡｌＳｉ電極４の一部が剥離する（以下、ＡｌＳｉ電極４の剥離とする）が生じるまでに検証した半導体チップ（半導体基板１）の総数の逆数である。
上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがって、ＡｌＳｉ電極４の狙いのスパッタリング温度を３００℃および４７０℃とした各試料を作製した。これら各試料についてそれぞれ、組み立て工程のワイヤボンディング時にＡｌＳｉ電極４の剥離が生じるまでの半導体チップの枚数から、ワイヤボンディング時のＡｌＳｉ電極４の剥離確率の近似直線を取得した結果を図９に示す。ＡｌＳｉ電極４の狙いのスパッタリング温度を３００℃および４７０℃とした各試料にともに、ワイヤボンディング時のＡｌＳｉ電極４の剥離確率の近似直線５１，５２の傾きは同じであると仮定した。
ＡｌＳｉ電極４の狙いのスパッタリング温度を３００℃とした試料（図９の▲印）は、スパッタリング温度が２００℃～３５０℃の範囲内で変動する試料であり、図８の試料１，２に相当する。試料１，２の各測定点のうち、ワイヤボンディング時の超音波振動を所定振幅Ｆとした測定点は、１６００枚の半導体チップでＡｌＳｉ電極４の剥離が生じないことを確認し、１６０１枚目の半導体チップでＡｌＳｉ電極４が剥離したと仮定している。すなわち、当該測定点でのＡｌＳｉ電極４の剥離確率は０．０６２５％（＝１／１０６１）である。
ＡｌＳｉ電極４の剥離確率が０．０６２５％であるとは、組み立て工程において半導体チップのＡｌＳｉ電極４へのワイヤボンディングによってモジュールが不良品となる確率が２％である（すなわち１／５０個の確率で不良品が発生する）ことを意味する。試料１，２のワイヤボンディング時の超音波振動の振幅が異なる他の測定点についても同様に、ＡｌＳｉ電極４の剥離が生じない半導体チップの枚数を確認して、ＡｌＳｉ電極４の剥離確率を算出した。これら試料１，２の複数の測定点から、試料１，２のワイヤボンディング時のＡｌＳｉ電極４の剥離確率の近似直線５１を算出した。
ＡｌＳｉ電極４の狙いのスパッタリング温度を４７０℃とした試料（図９の●印）は、スパッタリング温度を４７０℃で維持した図８の試料３に相当する。試料３の当該測定点は、１９２枚の半導体チップでＡｌＳｉ電極４の剥離が生じないことを確認し、１９３枚目の半導体チップでＡｌＳｉ電極４が剥離したと仮定している。すなわち、当該測定点でのＡｌＳｉ電極４の剥離確率は０．５２％（＝１／１９３）である。試料３の当該測定点通り、試料１，２のＡｌＳｉ電極４の剥離確率の近似直線５１に平行な直線を、試料３のＡｌＳｉ電極４の剥離確率の近似直線５２とした。
試料３のＡｌＳｉ電極４の剥離確率の近似直線５２に基づいて算出したワイヤボンディング時の超音波振動を所定振幅ＦとしたときのＡｌＳｉ電極４の剥離確率は、０．００７４％であった。ＡｌＳｉ電極４の剥離確率が０．００７４％であるとは、組み立て工程において半導体チップのＡｌＳｉ電極４へのワイヤボンディングによってモジュールが不良品となる確率が０．２４％である（すなわち１／４２０個の確率で不良品が発生する）ことを意味する。したがって、ＡｌＳｉ電極４の狙いのスパッタリング温度の高くするほど、ＡｌＳｉ電極４の剥離確率の近似直線を、ＡｌＳｉ電極４の剥離確率を小さくする方向（図９の矢印の方向）に近づけることができることが確認された。
以上、説明したように、実施の形態によれば、ＡｌＳｉ電極のスパッタリング温度を４３０℃以上５７７℃以下程度とすることで、ＡｌＳｉ電極中のＳｉノジュールの析出形態を角柱構造からデンドライト構造に変化させることができ、角柱構造のＳｉノジュールが成長しにくくなる。また、ＡｌＳｉ電極のスパッタリング温度を高くするほど、Ｓｉノジュールを狭い間隔で細かく枝分かれさせて結晶表面に平行な横方向に成長させることができる。これによって、ＡｌＳｉ電極中のＳｉノジュールの高さを、ＡｌＳｉ電極のボンディングワイヤにより押し潰されて薄くなる部分（ＡｌＳｉ電極のボンディングワイヤとの接合部）の厚さよりも低い２μｍ以下にすることができる。
ＡｌＳｉ電極中のＳｉノジュールの高さが２μｍ以下になることで、ＡｌＳｉ電極中のＳｉノジュールがボンディングワイヤによってＡｌＳｉ電極の下層や半導体基板に押し込まれることがない。また、ＡｌＳｉ電極中にデンドライト構造のＳｉノジュールが結晶表面に平行な横方向に樹枝状に成長することで、ボンディングワイヤから受ける荷重や超音波振動がＡｌＳｉ電極から下層に広い面積で伝えられるため、ＡｌＳｉ電極の下層に局所的に応力集中しない。したがって、ワイヤボンディング時にＡｌＳｉ電極およびその下層での剥離やクラックの発生を抑制することができ、ワイヤボンディング時のボンディングワイヤの剥離を抑制することができる。したがって、歩留まりを向上させることができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特に表（ひょう）面電極にワイヤ径（直径）が３００μｍ以上のボンディングワイヤを超音波接合する場合に適している。
１ 半導体基板
２ 層間絶縁膜
３ バリアメタル
４ ＡｌＳｉ電極
４ａ ソース電極
４ｂ ゲートパッド
４ｃ ＡｌＳｉ電極の接合部
５ パッシベーション膜
５ａ，５ｂ パッシベーション膜の開口部
６ シリサイド膜
７ 表面電極
１０ 炭化珪素半導体装置
１１ ボンディングワイヤ
１１ａ ボンディングワイヤの接合部
１２ はんだ層
１３ 実装基板
２１ 活性領域
２２ エッジ終端領域
ｔ１，ｔ２ ＡｌＳｉ電極の厚さ

Claims (8)

  1. 炭化珪素からなる半導体基板と、
    前記半導体基板の表面に設けられた、シリコンを含むアルミニウム合金からなる表面電極と、
    を備え、
    前記表面電極の内部にシリコンノジュールが析出しており、
    前記表面電極の内部に析出した前記シリコンノジュールの少なくとも一部がデンドライト構造であり、
    すべての前記シリコンノジュールの高さが２μｍ以下であることを特徴とする炭化珪素半導体装置。
  2. デンドライト構造の前記シリコンノジュールの高さは、１μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記表面電極のシリコン固溶度は、０．３ｗｔ％以上であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  4. 前記表面電極のシリコン濃度は、前記表面電極のシリコン固溶度よりも高いことを特徴とする請求項１に記載の炭化珪素半導体装置。
  5. 前記表面電極の表面にボンディングワイヤが接合されており、
    前記ボンディングワイヤの直径は、１００μｍ以上４００μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  6. 前記ボンディングワイヤの直径は、３００μｍ以上であることを特徴とする請求項５に記載の炭化珪素半導体装置。
  7. 炭化珪素からなる半導体基板と、前記半導体基板の表面に設けられた、シリコンを含むアルミニウム合金からなる表面電極と、を備えた炭化珪素半導体装置の製造方法であって、
    炭化珪素からなる前記半導体基板の表面に、スパッタリングにより、シリコンを含むアルミニウム合金からなる前記表面電極を堆積する堆積工程を含み、
    前記堆積工程では、
    前記表面電極のシリコン濃度を前記表面電極のシリコン固溶度よりも高くし、
    前記半導体基板の温度もしくは前記表面電極の形成領域周辺の温度、またはその両方の温度を４３０℃以上５７７℃以下とすることを特徴とする炭化珪素半導体装置の製造方法。
  8. 前記堆積工程では、前記表面電極のシリコン固溶度を０．３ｗｔ％以上にすることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
JP2022127281A 2022-08-09 2022-08-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Pending JP2024024452A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022127281A JP2024024452A (ja) 2022-08-09 2022-08-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US18/340,323 US20240055375A1 (en) 2022-08-09 2023-06-23 Silicon carbide semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022127281A JP2024024452A (ja) 2022-08-09 2022-08-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024024452A true JP2024024452A (ja) 2024-02-22

Family

ID=89846752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022127281A Pending JP2024024452A (ja) 2022-08-09 2022-08-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20240055375A1 (ja)
JP (1) JP2024024452A (ja)

Also Published As

Publication number Publication date
US20240055375A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US9496421B2 (en) Solderable top metal for silicon carbide semiconductor devices
CN105103272B (zh) 半导体装置的制造方法
WO2017169086A1 (ja) 半導体装置およびその製造方法、電力変換装置
TWI479620B (zh) 晶片級表面封裝的半導體裝置封裝及其製備過程
CN103311317B (zh) 碳化硅半导体装置及其制造方法
US7812441B2 (en) Schottky diode with improved surge capability
US5047833A (en) Solderable front metal contact for MOS devices
US9911686B2 (en) Source down semiconductor devices and methods of formation thereof
TW200929408A (en) Wafer level chip scale packaging
US9991373B1 (en) Semiconductor device
US10651140B2 (en) Semiconductor device with metal structure electrically connected to a conductive structure
US20170207124A1 (en) Method of forming a semiconductor device
US9929107B1 (en) Method for manufacturing a semiconductor device
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
EP3333897B1 (en) Method for manufacturing a iii-n semiconductor device with a through-substrate via
CN103069546B (zh) 半导体器件的制造方法
US20050158979A1 (en) Method of manufacturing semiconductor device
US20210005531A1 (en) Integrated iii-v device and driver device packages with improved heat removal and methods for fabricating the same
JP2024024452A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6425753B2 (ja) 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法
US20220262905A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
CN114078798A (zh) 包括接合焊盘金属层结构的半导体器件
JP4604633B2 (ja) 半導体装置とその製造方法
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device