JP2015185793A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015185793A
JP2015185793A JP2014063289A JP2014063289A JP2015185793A JP 2015185793 A JP2015185793 A JP 2015185793A JP 2014063289 A JP2014063289 A JP 2014063289A JP 2014063289 A JP2014063289 A JP 2014063289A JP 2015185793 A JP2015185793 A JP 2015185793A
Authority
JP
Japan
Prior art keywords
insulating film
nodule
aluminum layer
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014063289A
Other languages
English (en)
Other versions
JP5998169B2 (ja
Inventor
悟 町田
Satoru Machida
悟 町田
侑佑 山下
Yusuke Yamashita
侑佑 山下
西川　恒一
Koichi Nishikawa
恒一 西川
賢 妹尾
Masaru Senoo
賢 妹尾
淳 大河原
Jun Ogawara
淳 大河原
佳史 安田
Yoshifumi Yasuda
佳史 安田
博司 細川
Hiroshi Hosokawa
博司 細川
康弘 平林
Yasuhiro Hirabayashi
康弘 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014063289A priority Critical patent/JP5998169B2/ja
Priority to US14/640,566 priority patent/US9437700B2/en
Publication of JP2015185793A publication Critical patent/JP2015185793A/ja
Application granted granted Critical
Publication of JP5998169B2 publication Critical patent/JP5998169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】シリコンノジュールの析出位置を制御することができる技術を提供する。【解決手段】半導体装置１は、シリコン層２と、シリコン層２の表面の一部に接触して積層されたシリコンを含有する表面側アルミニウム層３と、シリコン層２の表面の一部に接触して積層され、表面側アルミニウム層３に隣り合って接触している絶縁膜５と、を備える。絶縁膜５は、シリコン層２の表面に対して垂直方向から観察したときに、絶縁膜本体１０と、絶縁膜本体１０から表面側アルミニウム層３に突出する複数の第１ノジュール析出部１１と、を有する。前記垂直方向から観察したときに、絶縁膜本体１０の側面２０と第１ノジュール析出部１１の側面２１によって角部３１が形成されている。【選択図】図１

Description

本明細書に開示の技術は、シリコン層の表面に積層されたアルミニウム層を備える半導体装置に関する。
近年の半導体装置では、電極の材料としてアルミニウムが多く用いられている。このような半導体装置では、シリコン層の表面にアルミニウム層が積層されている。この構成では、積層されたシリコン層とアルミニウム層とを接合するために加熱処理を行う際に、アルミニウムがシリコン層の表面からシリコン層の内部に突起状に入り込むことがある。この現象は一般的にアロイスパイクと呼ばれている。このようなアロイスパイクを抑制するために、アルミニウム層に予め僅かな量のシリコンを添加することがある。しかしながら、アルミニウム層にシリコンを添加すると、アロイスパイクを抑制することはできるものの、アルミニウム層を加熱処理したときに、アルミニウム層に含まれるシリコンがアルミニウム層の下のシリコン層の表面にノジュールとして析出することがある。このようなノジュールが析出すると、ノジュールにより半導体装置の通電が阻害され、電気抵抗が大きくなることがある。
特開平６−１６３７１９号公報
特許文献１には、ノジュールの析出を抑制する技術が開示されている。特許文献１の技術は、シリコン層の表面を被覆する絶縁膜にコンタクトホールを形成する工程と、コンタクトホール内に露出したシリコン層の表面をシリコンを含まない純粋なアルミニウム層で被覆する工程と、純粋なアルミニウム層の上にシリコンを含むアルミニウム・シリコン層を形成する工程と、アルミニウム層とアルミニウム・シリコン層とを同時にエッチングして電極配線を形成する工程と、を備えている。しかしながら特許文献１の技術ではノジュールが析出する位置がばらつき、予期せぬ位置にノジュールが析出してしまう問題があった。そこで本明細書は、シリコンノジュールの析出位置を制御することができる半導体装置を提供することを目的とする。
本明細書に開示する半導体装置は、半導体層と、前記半導体層の表面の一部に接触して積層されたシリコンを含有するアルミニウム層と、前記半導体層の表面の一部に接触して積層され、前記アルミニウム層に隣り合って接触している絶縁膜と、を備えている。前記絶縁膜は、前記半導体層の表面に対して垂直方向から観察したときに、絶縁膜本体と、前記絶縁膜本体から前記アルミニウム層側に突出する複数の第１ノジュール析出部と、を有している。前記垂直方向から観察したときに、前記絶縁膜本体の側面と前記第１ノジュール析出部の側面によって角部が形成されている。
このような構成によれば、アルミニウム層を加熱したときに、アルミニウム層に含まれるシリコンがノジュール（シリコンの小塊）として析出する。このとき、上述の半導体装置によれば、絶縁膜本体の側面と第１ノジュール析出部の側面により角部が形成されているので、この角部にシリコンのノジュールの核ができやすく、この核を中心にしてノジュールが集中的に析出する。このように、絶縁膜に角部を形成することにより、シリコンのノジュールを角部に集めることができ、シリコンのノジュールを偏在させることができる。これにより、ノジュールの析出位置を制御することができる。
上記半導体装置において、前記第１ノジュール析出部は、前記絶縁膜本体から突出する第１凸部と、前記第１凸部から突出する第２凸部とを含んでもよい。
また、前記垂直方向から観察したときに、前記絶縁膜本体が環状に配置されていてもよい。
上記半導体装置は、前記半導体層の表面から内部に向けて延びるトレンチゲートをさらに備えていてもよい。また、前記垂直方向から観察したときに、前記絶縁膜本体のレイアウトと前記トレンチゲートのレイアウトが一致していてもよい。
また、前記絶縁膜は、前記垂直方向から観察したときに、前記絶縁膜本体から離間して配置されている第２ノジュール析出部をさらに有していてもよい。
また、前記垂直方向から観察したときに、前記第２ノジュール析出部に角部が形成されていてもよい。
実施形態に係る半導体装置の断面図である。 図１のII−II断面図である。 実施形態に係る半導体装置の要部を拡大して示す図である。 他の実施形態に係る半導体装置の断面図である。 図４のV−V断面図である。 更に他の実施形態に係る半導体装置の図５に対応する断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す図である。 第２ノジュール析出部の平面図である。 第２ノジュール析出部の平面図である。
以下、実施形態について添付図面を参照して説明する。図１に示すように、本実施形態に係る半導体装置１は、シリコン層２（半導体層の一例）と、シリコン層２の表面に積層された表面側アルミニウム層３と、を備えている。また、半導体装置１は、シリコン層２の表面に積層された絶縁膜５を備えている。
シリコン層２は、シリコンを主成分としており、ｎ型のドリフト領域４１と、ｎ型のコンタクト領域４２とを備えている。コンタクト領域４２のｎ型の不純物濃度は、ドリフト領域４１のｎ型の不純物濃度よりも高い。シリコン層２の表面側（図１の上側）がアノード側であり、裏面側（図１の下側）がカソード側である。
表面側アルミニウム層３の中央部は、シリコン層２の上に配置されており、シリコン層２に対する電極になる。表面側アルミニウム層３はシリコン層２のコンタクト領域４２に接触している。表面側アルミニウム層３はシリコン層２の一部に接触している。表面側アルミニウム層３の端部は絶縁膜５の上に配置されており、絶縁膜５の表面に接触している。表面側アルミニウム層３は、例えばスパッタリング法により形成される。表面側アルミニウム層３は、アルミニウムを主成分として含有しており、シリコンを副成分として含有している。表面側アルミニウム層３におけるシリコンの含有率は１０重量％未満である。表面側アルミニウム層３に含まれるシリコンは、表面側アルミニウム層３がその下のシリコン層２に入り込むアロイスパイクと呼ばれる現象を抑制するためのものである。表面側アルミニウム層３に含まれるシリコンは、表面側アルミニウム層３が加熱されたときにノジュール（シリコンの小塊）として析出する。
絶縁膜５は、シリコン層２と表面側アルミニウム層３の間に配置されている。シリコン層２の上に絶縁膜５が配置され、絶縁膜５の上に表面側アルミニウム層３が配置されている。絶縁膜５は、シリコン層２の表面を被覆している。絶縁膜５はシリコン層２の表面の一部に接触している。絶縁膜５は、例えば二酸化ケイ素（ＳｉＯ２）からなる膜であり、シリコン層２の表面を熱酸化することによって形成することができる。絶縁膜５は、略均一な膜厚で成膜されている。
絶縁膜５を平面視したときの構成について説明する。図２は、シリコン層２の表面に対して垂直方向から観察したときの図である。図２に示すように、絶縁膜５は、表面側アルミニウム層３に隣り合って接触している。絶縁膜５は、表面側アルミニウム層３と接触する絶縁膜本体１０と、絶縁膜本体１０から表面側アルミニウム層３側に突出する複数の第１ノジュール析出部１１とを備えている。また、絶縁膜５は、絶縁膜本体１０から離間した位置に配置されている複数の第２ノジュール析出部１２を備えている。第１ノジュール析出部１１と第２ノジュール析出部１２は互いに離間した位置に配置されている。
絶縁膜本体１０は、四角形の環状に配置されている。絶縁膜本体１０は、図３に示すように、側面２０を有している。絶縁膜本体１０の側面２０は、表面側アルミニウム層３に面しており、表面側アルミニウム層３に接触している。絶縁膜本体１０に囲まれた部分にコンタクトホール１５が形成されている。コンタクトホール１５からシリコン層２のコンタクト領域４２が露出しており、露出したコンタクト領域４２に表面側アルミニウム層３が接触している。
複数の第１ノジュール析出部１１は、互いに間隔をあけて並んで配置されており、シリコン層２の上に点在している。各第１ノジュール析出部１１は、四角形状に形成されている。第１ノジュール析出部１１は、側面２１を有している。側面２１は、絶縁膜本体１０の側面２０と直交する方向に延びる２つの面と、絶縁膜本体１０の側面２０と平行な方向に延びる１つの面とを有している。第１ノジュール析出部１１の側面２１は、表面側アルミニウム層３に面しており、表面側アルミニウム層３に接触している。第１ノジュール析出部１１の側面２１は、絶縁膜本体１０の側面２０と交わっている。絶縁膜本体１０の側面２０と第１ノジュール析出部１１の側面２１が交わる部分に第１角部３１が形成されている。第１角部３１は、絶縁膜本体１０と第１ノジュール析出部１１の接合部分に形成さる。第１角部３１には表面側アルミニウム層３が接触している。
第１角部３１の角度は９０°（直交）に限定されるものではない。第１角部３１の角度は１８０°未満に設定されている。好ましくは、第１角部３１の角度は９０°未満に設定されている。第１角部３１には、表面側アルミニウム層３が加熱されたときにシリコンのノジュールが集中的に析出しやすい。第１ノジュール析出部１１の側面２１と絶縁膜本体１０の側面２０によって囲まれた部分に凹部３６が形成されている。凹部３６には表面側アルミニウム層３が充填されている。
複数の第２ノジュール析出部１２は、互いに間隔をあけて並んで配置されており、シリコン層２の上に点在している。第２ノジュール析出部１２は、環状の絶縁膜本体１０の内側（コンタクトホール１５の内部）に配置されている。第２ノジュール析出部１２は、第１ノジュール析出部１１よりもコンタクトホール１５の中心部に近い位置に配置されている一方、コンタクトホール１５の中心部を避けた位置に配置されている。第２ノジュール析出部１２の位置は、コンタクトホール１５の中心部（コンタクト領域４２の中心部）にノジュールが析出しないように、コンタクトホール１５の中心部から離れていることが好ましい。一方、第２ノジュール析出部１２の位置は、コンタクトホール１５の中心部における表面側アルミニウム層３に含まれるシリコンのノジュールを第２ノジュール析出部１２に析出させるために、コンタクトホール１５の中心部から離れすぎていないことが好ましい。そこで、第２ノジュール析出部１２とコンタクトホール１５の中心部の間の距離は３μｍ〜１０μｍであることが好ましい。各第２ノジュール析出部１２は、四角形状に形成されている。第２ノジュール析出部１２は、側面２２を有している。第２ノジュール析出部１２の側面２２は、表面側アルミニウム層３に面しており、表面側アルミニウム層３に接触している。
次に、半導体装置の製造方法の一例について説明する。上記の半導体装置１を製造するときは、まずシリコン層２の表面に絶縁膜５を積層する。より詳細には、まずシリコン層２の表面を熱酸化することにより酸化膜を形成する。次に、形成した酸化膜の不要な部分をエッチングにより除去する。具体的には、絶縁膜５の絶縁膜本体１０、第１ノジュール析出部１１および第２ノジュール析出部１２が残存し、コンタクトホール１５が形成されるように酸化膜の不要な部分を除去する。これにより、シリコン層２の上に絶縁膜５が形成される。
続いて、シリコン層２の表面に表面側アルミニウム層３を積層する。表面側アルミニウム層３は、スパッタリング法により形成することができる。表面側アルミニウム層３は、絶縁膜５の表面にも形成される。また、形成した表面側アルミニウム層３の不要な部分をエッチングにより除去する。これにより、シリコン層２及び絶縁膜５の上に表面側アルミニウム層３が形成される。絶縁膜５はシリコン層２と表面側アルミニウム層３の間に配置される。
次に、シリコン層２、絶縁膜５、および表面側アルミニウム層３を積層した状態で全体を加熱処理する。加熱処理の温度は約４００℃〜６００℃である。加熱処理によりシリコン層２と表面側アルミニウム層３との接合部分で合金が形成され、シリコン層２と表面側アルミニウム層３が接合する。これによりシリコン層２の上にアルミニウムの電極が形成される。
上述の半導体装置１によれば、表面側アルミニウム層３を加熱したときに、表面側アルミニウム層３に含まれるシリコンがノジュール（シリコンの小塊）として析出する。シリコンのノジュールは、例えば、絶縁膜本体１０の側面２０、第１ノジュール析出部１１の側面２１、および第２ノジュール析出部１２の側面２２等に付着するように析出する。このとき、上述の半導体装置１によれば、絶縁膜本体１０の側面２０と第１ノジュール析出部１１の側面２１により第１角部３１が形成されているので、この第１角部３１にシリコンのノジュールが集中的に析出する。このように、上述の半導体装置１によれば、絶縁膜５に第１角部３１を形成することにより、シリコンのノジュールを第１角部３１に集めることができ、シリコンのノジュールを偏在させることができる。これにより、第１角部３１を形成することによってノジュールの析出位置を制御することができる。また、ノジュールの析出位置を制御できるので、例えばコンタクト領域４２における抵抗や寄生素子の動作を抑制しやすくなる。また、絶縁膜５を利用して、絶縁膜本体１０の側面２０と第１ノジュール析出部１１の側面２１により第１角部３１を形成するだけなので、ノジュールを集めるための構成を簡易な構成にすることができる。
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。半導体装置の他の例としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いてもよい。他の実施形態に係る半導体装置（ＩＧＢＴ）１では、図４に示すように、シリコン層２が、ｐ型のコレクタ領域１４６と、コレクタ領域１４６の上に積層されたｎ型のバッファ領域１４３と、バッファ領域１４３の上に積層されたｎ型のドリフト領域１４１と、ドリフト領域１４１の上に積層されたｐ型のボディ領域１４４と、ボディ領域１４４の上に積層されたｎ型のエミッタ領域１４５と、ボディ領域１４４の上に積層されたｐ型のコンタクト領域１４２とを備えている。シリコン層２のエミッタ領域１４５及びコンタクト領域１４２が、絶縁膜５に形成されたコンタクトホール１５から露出している。表面側アルミニウム層３は、コンタクトホール１５から露出するエミッタ領域１４５及びコンタクト領域１４２に接触している。コレクタ領域１４６の裏面には電極になる裏面側アルミニウム層４が積層されている。
また、図４に示す半導体装置１は、シリコン層２の表面から内部に延びるトレンチゲート５０を備えている。トレンチゲート５０は、シリコン層２の表面から内部に延びるトレンチ５１と、トレンチ５１の内部に配置されたゲート電極５２と、ゲート電極５２を被覆するゲート絶縁膜５３とを備えている。絶縁膜５がトレンチゲート５０の表面に配置されており、トレンチゲート５０を被覆している。
絶縁膜５を平面視したときの構成について説明する。図５は、シリコン層２の表面に対して垂直方向から観察したときの図である。図５に示すように、絶縁膜５の絶縁膜本体１０は、四角形の環状に配置されている。同様に、トレンチゲート５０が四角形の環状に形成されている。絶縁膜本体１０のレイアウトとトレンチゲート５０のレイアウトが一致しており、絶縁膜本体１０がトレンチゲート５０を覆っている。絶縁膜５の第２ノジュール析出部１２は、エミッタ領域１４５及びコンタクト領域１４２を避けた位置に配置されている。なお、図４及び図５において、図１及び図２と同様の構成については同一の符号を付して説明を省略する。
また、図４に示す実施形態ではトレンチゲート５０が環状に配置されていたが、この構成に限定されるものではなく、図６に示すように、複数のトレンチゲート５０がストライプ状に配置されている構成であってもよい。各トレンチゲート５０は、シリコン層２の表面に対して垂直方向から観察したときに、直線状に延びている。複数のトレンチゲート５０は、同じ方向に延びるように並んで配置されている。なお、図６において、図５と同様の構成については同一の符号を付して説明を省略する。
また、上記では半導体装置の例としてＩＧＢＴを用いて説明したが、この構成に限定されるものではなく適宜変更可能であり、例えば半導体装置としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やショットキーバリアダイオード（ＳＢＤ）等を用いてもよい。
また、上記実施形態では第１ノジュール析出部１１が四角形状であったが、この構成に限定されるものではない。他の実施形態では図７に示すように、第１ノジュール析出部１１が、絶縁膜本体１０から表面側アルミニウム層３側に突出する第１凸部６１と、第１凸部６１から突出する第２凸部６２とを備えていてもよい。第１凸部６１および第２凸部６２は一体的に形成されている。第１凸部６１および第２凸部６２は、それぞれ、四角形状に形成されている。第１凸部６１は側面２５を有しており、第２凸部６２は側面２６を有している。第１凸部６１の側面２５および第２凸部６２の側面２６は、それぞれ、絶縁膜本体１０の側面２０と直交する方向に延びる面と、絶縁膜本体１０の側面２０と平行な方向に延びる面とを有している。第１凸部６１の側面２５および第２凸部６２の側面２６は、それぞれ、第１ノジュール析出部１１の側面２１の一部を形成している。側面２５、２６により第１ノジュール析出部１１の側面２１が形成されている。
側面２５、２６は、表面側アルミニウム層３に面しており、表面側アルミニウム層３に接触している。第１凸部６１の側面２５は、絶縁膜本体１０の側面２０と交わっている。絶縁膜本体１０の側面２０と第１凸部６１の側面２５が交わる部分に第１角部３１が形成されている。第２凸部６２の側面２６は、第１凸部６１の側面２５と交わっている。第１凸部６１の側面２５と第２凸部６２の側面２６が交わる部分に第２角部３２が形成されている。第２角部３２は、第１凸部６１と第２凸部６２の接合部分に形成される。第２角部３２には表面側アルミニウム層３が接触している。第２角部３２の角度は９０°（直交）に限定されるものではない。第２角部３２の角度は１８０°未満に設定されている。好ましくは、第２角部３２の角度は９０°未満に設定されている。第２角部３２には、表面側アルミニウム層３が加熱されたときにシリコンのノジュールが集中的に析出しやすい。
また、上記実施形態では第２ノジュール析出部１２が四角形状であったが、この構成に限定されるものではなく、例えば図８及び図９に示すように、第２ノジュール析出部１２を様々な形状にすることができる。図８及び図９に示す実施形態では、それぞれ、第２ノジュール析出部１２は、シリコン層２の表面に対して垂直方向から観察したときに、複数の第３角部３３を有している。第２ノジュール析出部１２の側面２２が屈曲しており、複数の第３角部３３を形成している。各第３角部３３の角度は１８０°未満に設定されている。好ましくは、第３角部３３の角度は９０°未満に設定されている。この構成によれば、第３角部３３にシリコンのノジュールが集中的に析出しやすい。
また、上記実施形態では第２ノジュール析出部１２が形成されていたが、この構成に限定されず、第２ノジュール析出部１２を省略することもできる。
また、第１ノジュール析出部１１及び第２ノジュール析出部１２の構成は上記実施形態に限定されるものではない。例えば、第１ノジュール析出部１１及び第２ノジュール析出部１２の表面に凹部（図示省略）が形成されていてもよい。この構成によれば、表面に形成された凹部にシリコンのノジュールを析出させることができる。
また、上記実施形態では半導体層の一例としてシリコン層２を用いて説明したが、この構成に限定されるものではなく、半導体層として例えば炭化ケイ素（ＳｉＣ）等の層を用いてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１；半導体装置
２；シリコン層
３；表面側アルミニウム層
４；裏面側アルミニウム層
５；絶縁膜
１０；絶縁膜本体
１１；第１ノジュール析出部
１２；第２ノジュール析出部
１５；コンタクトホール
２０；側面
２１；側面
２２；側面
２５；側面
２６；側面
３１；第１角部
３２；第２角部
３３；第３角部
３６；凹部
４１；ドリフト領域
４２；コンタクト領域
５０；トレンチゲート
５１；トレンチ
５２；ゲート電極
５３；ゲート絶縁膜
６１；第１の凸部
６２；第２の凸部
１４１；ドリフト領域
１４２；コンタクト領域
１４３；コレクタ領域
１４４；ボディ領域
１４５；エミッタ領域

Claims (6)

  1. 半導体層と、
    前記半導体層の表面の一部に接触して積層されたシリコンを含有するアルミニウム層と、
    前記半導体層の表面の一部に接触して積層され、前記アルミニウム層に隣り合って接触している絶縁膜と、を備え、
    前記絶縁膜は、前記半導体層の表面に対して垂直方向から観察したときに、絶縁膜本体と、前記絶縁膜本体から前記アルミニウム層側に突出する複数の第１ノジュール析出部と、を有し、
    前記垂直方向から観察したときに、前記絶縁膜本体の側面と前記第１ノジュール析出部の側面によって角部が形成されている、半導体装置。
  2. 前記第１ノジュール析出部は、前記絶縁膜本体から突出する第１凸部と、前記第１凸部から突出する第２凸部とを含む、請求項１に記載の半導体装置。
  3. 前記垂直方向から観察したときに、前記絶縁膜本体が環状に配置されている、請求項１又は２に記載の半導体装置。
  4. 前記半導体層の表面から内部に向けて延びるトレンチゲートをさらに備え、
    前記垂直方向から観察したときに、前記絶縁膜本体のレイアウトと前記トレンチゲートのレイアウトが一致する、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記絶縁膜は、前記垂直方向から観察したときに、前記絶縁膜本体から離間して配置されている第２ノジュール析出部をさらに有している、請求項１から４のいずれかに記載の半導体装置。
  6. 前記垂直方向から観察したときに、前記第２ノジュール析出部に角部が形成されている、請求項１から５のいずれかに記載の半導体装置。
JP2014063289A 2014-03-26 2014-03-26 半導体装置 Active JP5998169B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014063289A JP5998169B2 (ja) 2014-03-26 2014-03-26 半導体装置
US14/640,566 US9437700B2 (en) 2014-03-26 2015-03-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014063289A JP5998169B2 (ja) 2014-03-26 2014-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2015185793A true JP2015185793A (ja) 2015-10-22
JP5998169B2 JP5998169B2 (ja) 2016-09-28

Family

ID=54191518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014063289A Active JP5998169B2 (ja) 2014-03-26 2014-03-26 半導体装置

Country Status (2)

Country Link
US (1) US9437700B2 (ja)
JP (1) JP5998169B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318590B2 (en) * 2013-04-02 2016-04-19 Toyota Jidosha Kabushiki Kaisha IGBT using trench gate electrode
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP6304221B2 (ja) * 2015-12-08 2018-04-04 トヨタ自動車株式会社 Ｉｇｂｔ
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210667A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
JPS60117771A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置
JPS61226958A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体装置およびその製造法
JPS62204572A (ja) * 1986-03-05 1987-09-09 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPS63133649A (ja) * 1986-11-26 1988-06-06 Fujitsu Ltd 半導体装置
JPH04230024A (ja) * 1990-12-27 1992-08-19 Kawasaki Steel Corp 半導体装置の製造方法
JP2002050760A (ja) * 2000-08-03 2002-02-15 Sanyo Electric Co Ltd 絶縁ゲート型電界効果半導体装置
JP2002368221A (ja) * 2001-06-08 2002-12-20 Nec Corp 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
JP2005032939A (ja) * 2003-07-11 2005-02-03 Toyota Motor Corp 半導体装置
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
US4942451A (en) * 1988-09-27 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having improved antireflection coating
JPH06163719A (ja) 1992-11-26 1994-06-10 Sanyo Electric Co Ltd 半導体装置の製造方法
US5308786A (en) 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5492848A (en) 1994-03-18 1996-02-20 United Microelectronics Corp. Stacked capacitor process using silicon nodules
JPH08124877A (ja) 1994-10-24 1996-05-17 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPH08236617A (ja) 1995-02-23 1996-09-13 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2000228403A (ja) 1999-02-05 2000-08-15 Matsushita Electric Works Ltd アルミ配線の形成方法
JP2001308094A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 配線薄膜の堆積方法
JP2008159967A (ja) 2006-12-26 2008-07-10 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009088381A (ja) 2007-10-02 2009-04-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210667A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
JPS60117771A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置
JPS61226958A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体装置およびその製造法
JPS62204572A (ja) * 1986-03-05 1987-09-09 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPS63133649A (ja) * 1986-11-26 1988-06-06 Fujitsu Ltd 半導体装置
JPH04230024A (ja) * 1990-12-27 1992-08-19 Kawasaki Steel Corp 半導体装置の製造方法
JP2002050760A (ja) * 2000-08-03 2002-02-15 Sanyo Electric Co Ltd 絶縁ゲート型電界効果半導体装置
JP2002368221A (ja) * 2001-06-08 2002-12-20 Nec Corp 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
JP2005032939A (ja) * 2003-07-11 2005-02-03 Toyota Motor Corp 半導体装置
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
US9437700B2 (en) 2016-09-06
US20150279953A1 (en) 2015-10-01
JP5998169B2 (ja) 2016-09-28

Similar Documents

Publication Publication Date Title
JP5998169B2 (ja) 半導体装置
JP6138284B2 (ja) 半導体装置及び半導体装置の製造方法
JP5799046B2 (ja) 半導体装置
CN101233615B (zh) 半导体元件和电气设备
CN106463542B (zh) 半导体装置
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
JP2017168668A (ja) 半導体装置
US10304950B2 (en) Semiconductor device and method for manufacturing the same
JP2019054070A5 (ja)
JP6608461B2 (ja) 絶縁ゲートバイポーラトランジスタ及びその製造方法
JP6067133B2 (ja) 炭化珪素半導体装置
JP5961563B2 (ja) 半導体装置の製造方法
JP2023040134A (ja) 半導体装置
JP2014063771A (ja) 半導体装置
JP5880311B2 (ja) 炭化珪素半導体装置
JP2017139289A (ja) ダイオード
JP5904276B2 (ja) 半導体装置
JP6068918B2 (ja) 半導体装置およびその製造方法
JP2016096307A (ja) 半導体装置
JP2017054928A (ja) 半導体装置
JP2022140659A (ja) 半導体装置および半導体装置の製造方法
JP7179587B2 (ja) 半導体装置
JP6045971B2 (ja) 半導体装置
JPWO2017208301A1 (ja) 半導体装置
US20160276450A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160829

R150 Certificate of patent or registration of utility model

Ref document number: 5998169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250