JPS6010745A - 半導体素子特性測定方法 - Google Patents
半導体素子特性測定方法Info
- Publication number
- JPS6010745A JPS6010745A JP11959983A JP11959983A JPS6010745A JP S6010745 A JPS6010745 A JP S6010745A JP 11959983 A JP11959983 A JP 11959983A JP 11959983 A JP11959983 A JP 11959983A JP S6010745 A JPS6010745 A JP S6010745A
- Authority
- JP
- Japan
- Prior art keywords
- measurements
- elements
- measurement method
- measurement
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は牛4休クエーハに整列させて形成された多数
の半導体素子を個々に順次特性測定する1沃に関する。
の半導体素子を個々に順次特性測定する1沃に関する。
(ロ)従来技術
通信、半導体クエーハにおける半4休崖子の個々の特性
測定は7つの半導体孝子の表面ば櫨にテスターに配線さ
れ之プローバのプローグニードルと接触させて順次行わ
れる。また半導体孝子の7回の特性測定は、IJ[故の
特性積自毎に分けて順次に行われ、途中の/項目の測定
d果が不良と判定されると伐りの待・庄項目の測定は行
われずに不良品と判定され、パの牛4休素子の測定動作
に移行させて少しでも測定時1媚を短くシ、テスターの
稼動率と上げるようしている。例えば7回の特性JA目
の多い’IaBX素子においては先ず高速パルスにて大
まかな予備テストであるルーズ7アンクシヨンテスト(
以FIJXp丁と略記する)t−行い、このり、IFT
#果が良と出nは正規の刑か一特性測定を行い、L1t
T結果が不良の場合は仮υに正規の特性測定を行っても
1よぼ/θθ洛の燻率で不良の結果が出るので正規の特
性測定を省瘉して次のX181素子の測定を行うようし
ている。
測定は7つの半導体孝子の表面ば櫨にテスターに配線さ
れ之プローバのプローグニードルと接触させて順次行わ
れる。また半導体孝子の7回の特性測定は、IJ[故の
特性積自毎に分けて順次に行われ、途中の/項目の測定
d果が不良と判定されると伐りの待・庄項目の測定は行
われずに不良品と判定され、パの牛4休素子の測定動作
に移行させて少しでも測定時1媚を短くシ、テスターの
稼動率と上げるようしている。例えば7回の特性JA目
の多い’IaBX素子においては先ず高速パルスにて大
まかな予備テストであるルーズ7アンクシヨンテスト(
以FIJXp丁と略記する)t−行い、このり、IFT
#果が良と出nは正規の刑か一特性測定を行い、L1t
T結果が不良の場合は仮υに正規の特性測定を行っても
1よぼ/θθ洛の燻率で不良の結果が出るので正規の特
性測定を省瘉して次のX181素子の測定を行うようし
ている。
また半導体素子の特性項目が多くなる程これを測定する
テスターが高価になplその稼動率で決まるコストパフ
ォーマンスが半導体製造能−力を犬めるffi妥なもの
瀝なハそこでテ゛スターのコストパフォーマンスを上げ
るため従来は第7図及び第2図に示す即き′i−を使っ
て後述の択−測定法或は並列測定法で行って^る。
テスターが高価になplその稼動率で決まるコストパフ
ォーマンスが半導体製造能−力を犬めるffi妥なもの
瀝なハそこでテ゛スターのコストパフォーマンスを上げ
るため従来は第7図及び第2図に示す即き′i−を使っ
て後述の択−測定法或は並列測定法で行って^る。
第7図及び第2図において、(1)は7台のテスター、
(、ga)(2b)はテスター+1)に記減された。2
台のプローパでその各々のF面には7個の半導体素子の
表面′4極に当徴するパターンでグローブニードル(3
a)(3b)が突設されている。(4a)(4b)は上
′F7J及び水平な直交二方同のX−Y方向に間欠助す
るIJJdJステージ、(5a)(6b)はぜ励ステー
ジ(4a)(4b)上に位置決め載置された。2枚の千
4体りエーハ(以下クエーハと亦す)で、各々にv′1
X−r方向の格子状配列でd政の牛4体素子(以T:菓
子と祢す)、(6a)・・書、(6す・O−が形成され
る。可動ステージ(4a)(4すVまプローバ(2a)
のプローブニードル(3a)にクエーハ(5a)(5b
)の菓子(6EL)*a−(61))ossを/1固ず
ツIl@iにilf気的気触接触る!1!lJきをなす
。
(、ga)(2b)はテスター+1)に記減された。2
台のプローパでその各々のF面には7個の半導体素子の
表面′4極に当徴するパターンでグローブニードル(3
a)(3b)が突設されている。(4a)(4b)は上
′F7J及び水平な直交二方同のX−Y方向に間欠助す
るIJJdJステージ、(5a)(6b)はぜ励ステー
ジ(4a)(4b)上に位置決め載置された。2枚の千
4体りエーハ(以下クエーハと亦す)で、各々にv′1
X−r方向の格子状配列でd政の牛4体素子(以T:菓
子と祢す)、(6a)・・書、(6す・O−が形成され
る。可動ステージ(4a)(4すVまプローバ(2a)
のプローブニードル(3a)にクエーハ(5a)(5b
)の菓子(6EL)*a−(61))ossを/1固ず
ツIl@iにilf気的気触接触る!1!lJきをなす
。
、上記択一測定法はテスター11)に連続測定1−11
?なものを用い、−6112J′illステージ(4a
)(40金交互□に駆薊させて2枚のクエーノ−(5a
)(5b)の″6粱子(6a)・・・、(6す・・et
−g3図のタイムチャートに示す如く7個ずつ父互に特
性一定する方法である。つまり、−万のクエーノ−(5
a)の/1固の菓子(6a)の一足が完了すると同時に
他方のクエーハ(5b)の7個の菓子(6b)の測it
始め、この菓子(6N))の測定時間内に一方〇可動ス
テージ(4a)を駆鯛させてクエーハ(5&)の次に一
足される菓子(6す2i−測定IJJ能状想にセットし
て、又互に連続間に測定全行う。
?なものを用い、−6112J′illステージ(4a
)(40金交互□に駆薊させて2枚のクエーノ−(5a
)(5b)の″6粱子(6a)・・・、(6す・・et
−g3図のタイムチャートに示す如く7個ずつ父互に特
性一定する方法である。つまり、−万のクエーノ−(5
a)の/1固の菓子(6a)の一足が完了すると同時に
他方のクエーハ(5b)の7個の菓子(6b)の測it
始め、この菓子(6N))の測定時間内に一方〇可動ス
テージ(4a)を駆鯛させてクエーハ(5&)の次に一
足される菓子(6す2i−測定IJJ能状想にセットし
て、又互に連続間に測定全行う。
また上記並列測定法はテスターf1)に2−の同−内容
の菓子の特性測定t−同時に行い得るものて使用して第
7図のタイムチャートの即く各町前ステージ(4a)(
41))k同期逓伝させてコ枚のり工−ハ(5a)(5
o)の67個ずつの菓子(6aX6b)t−’1同時に
測定する方法である。
の菓子の特性測定t−同時に行い得るものて使用して第
7図のタイムチャートの即く各町前ステージ(4a)(
41))k同期逓伝させてコ枚のり工−ハ(5a)(5
o)の67個ずつの菓子(6aX6b)t−’1同時に
測定する方法である。
このような択−測定法及び並列測定法はfJj図に示す
ように2枚のクエーハ(5a)(5I))の−噛から他
部へと蛇行状に行゛われでいる・(ハ)元側が解犬しよ
りとする問題点 択一測定法はテスターが連続間に殿子τ測定するが、1
−々の菓子の時性測定に要する時間を短、緬しない限り
処理能力の収容は望めない。−万並列04A述沃は一度
に21固の菓子を同時測定するので、次の菓子τ測疋す
Σまでのクエー・・の移妨時副(ステージのJC−Y方
間φ切時間+ス−テージ上昇時−十ステージF降時屑)
を短くすれば処理lF!、力は択−測定法の一倍弱向上
rると考えら7Lる・し刀ふし、天除VまりニーI)の
菓子の歩餉の問題が6って処理−力はコθ漏d度向上す
るの4でめる。
ように2枚のクエーハ(5a)(5I))の−噛から他
部へと蛇行状に行゛われでいる・(ハ)元側が解犬しよ
りとする問題点 択一測定法はテスターが連続間に殿子τ測定するが、1
−々の菓子の時性測定に要する時間を短、緬しない限り
処理能力の収容は望めない。−万並列04A述沃は一度
に21固の菓子を同時測定するので、次の菓子τ測疋す
Σまでのクエー・・の移妨時副(ステージのJC−Y方
間φ切時間+ス−テージ上昇時−十ステージF降時屑)
を短くすれば処理lF!、力は択−測定法の一倍弱向上
rると考えら7Lる・し刀ふし、天除VまりニーI)の
菓子の歩餉の問題が6って処理−力はコθ漏d度向上す
るの4でめる。
即′:)1裂迫時にクエーノゝは一♂ひね七の周辺tX
1sの結晶14を逮が・セ夫d1≦より劣る等の問題゛
がめってクエーハ周辺部にノe、Aされる素子には不良
品が多く、成品素子はクエーハ中犬・部に果中する一戒
l:lIJ煩回があって、7枚のクエーノ1におケル素
子成品4が惑い現ズ問題がある6<の′之め並(5) 列一定法で2枚のクエーノ・の菓子の特性測定r行う4
台、同時測定される。2個の菓子の両刀が成品、或は不
良品で6る場合は問題黒いが、第1図の破線で示す部分
の即く一方が良品で他方が不良品の場゛仕、・4成索子
は短時間tで測定完了するが成品素子は測定続行中であ
り、従って不良素子側のプローパは良品素子の特性測定
時1副itとすると(1−1)時lI!!111!け遊
び時間を生じることになプ、テスターはこの遊び時間(
t−’t)の1−その処理能力のJQ%しか発揮できな
い。このような不都合はクエーノへの菓子良品率が高い
中央部と素子不成品率が高−周辺部との成品−不良品分
布の境界部分t−測足する時に多発して処理能力の改4
を4しくしていた。
1sの結晶14を逮が・セ夫d1≦より劣る等の問題゛
がめってクエーハ周辺部にノe、Aされる素子には不良
品が多く、成品素子はクエーハ中犬・部に果中する一戒
l:lIJ煩回があって、7枚のクエーノ1におケル素
子成品4が惑い現ズ問題がある6<の′之め並(5) 列一定法で2枚のクエーノ・の菓子の特性測定r行う4
台、同時測定される。2個の菓子の両刀が成品、或は不
良品で6る場合は問題黒いが、第1図の破線で示す部分
の即く一方が良品で他方が不良品の場゛仕、・4成索子
は短時間tで測定完了するが成品素子は測定続行中であ
り、従って不良素子側のプローパは良品素子の特性測定
時1副itとすると(1−1)時lI!!111!け遊
び時間を生じることになプ、テスターはこの遊び時間(
t−’t)の1−その処理能力のJQ%しか発揮できな
い。このような不都合はクエーノへの菓子良品率が高い
中央部と素子不成品率が高−周辺部との成品−不良品分
布の境界部分t−測足する時に多発して処理能力の改4
を4しくしていた。
尚、上記不鄭缶t−櫨力少なくする工夫として、プロー
パやテスターにクエーハ周辺部の判所礒義金付加し、ク
エーノ″−14辺4の素子は不良品として処理して測定
を実施せず、クエーノ・周辺部から中央部に測定位置が
多り良品素子が出てくる可能性のある位置から一足を再
開すること(6) が考えられる。しかし、クエーハ周辺部の判萌は測足万
同が4j図に示した即く蛇行状で必るためクエーハ中央
部から周辺部に入る判折、クエーハ周辺部から中央部に
入るや」、IJT茫河回となく繰り返し行う心易が6っ
て虚しく、且つ薔判萌に大変時間と要して結果的に金体
の測定時間が長くなシ好ましくない。
パやテスターにクエーハ周辺部の判所礒義金付加し、ク
エーノ″−14辺4の素子は不良品として処理して測定
を実施せず、クエーノ・周辺部から中央部に測定位置が
多り良品素子が出てくる可能性のある位置から一足を再
開すること(6) が考えられる。しかし、クエーハ周辺部の判萌は測足万
同が4j図に示した即く蛇行状で必るためクエーハ中央
部から周辺部に入る判折、クエーハ周辺部から中央部に
入るや」、IJT茫河回となく繰り返し行う心易が6っ
て虚しく、且つ薔判萌に大変時間と要して結果的に金体
の測定時間が長くなシ好ましくない。
一以下鎗白一
に)、問題点を解決するための手段
本発明は上記並列測定法の問題点を解決したもので、こ
の解決手段として2枚のクエーーの中心の菓子から渦巻
き状に並列測定法で測定を始めること、及び仮測定素子
がクエーハ中央部と周辺部の境界部分にくると測定法を
択一測定法IC切換えてクエーハ周辺部に入ると再び並
列測定法で測定することを特徴とする0このようにする
と前半の測定にクエーー・中央部のほとんど良品ばかり
の測定のため同時測定されるコ個の菓子の一方が良品で
他が不良品である確率はほぼθ係となり、並列測定法の
長所がほぼloQ係活かされる。・また良品と不良品の
菓子の組み合せの確率が高くなるクエーハ中央部と周辺
部の境界部分を択一測定法で行うことにょ多並列測定法
の欠点が除去さnよシ効率的となる。このシングル測定
法への切換えにプローパやテスク−にクエーハ周辺−1
!IlI所機能を付加してソフト1クエア処理的に行え
ば難無く実行され、またとの種判断は測定進行方向が渦
巻き状のため適当なところで1回だけ行えばよいので、
この’I’ll断のため測定時間が長くなる等の問題に
無い。
の解決手段として2枚のクエーーの中心の菓子から渦巻
き状に並列測定法で測定を始めること、及び仮測定素子
がクエーハ中央部と周辺部の境界部分にくると測定法を
択一測定法IC切換えてクエーハ周辺部に入ると再び並
列測定法で測定することを特徴とする0このようにする
と前半の測定にクエーー・中央部のほとんど良品ばかり
の測定のため同時測定されるコ個の菓子の一方が良品で
他が不良品である確率はほぼθ係となり、並列測定法の
長所がほぼloQ係活かされる。・また良品と不良品の
菓子の組み合せの確率が高くなるクエーハ中央部と周辺
部の境界部分を択一測定法で行うことにょ多並列測定法
の欠点が除去さnよシ効率的となる。このシングル測定
法への切換えにプローパやテスク−にクエーハ周辺−1
!IlI所機能を付加してソフト1クエア処理的に行え
ば難無く実行され、またとの種判断は測定進行方向が渦
巻き状のため適当なところで1回だけ行えばよいので、
この’I’ll断のため測定時間が長くなる等の問題に
無い。
(ホ)、実施例
第6図乃至第1図に示す如く2枚の同一種類のクエーハ
(5a) (5b)の良品菓子の確率が高い中央部をm
工、 nlとし、不良品素子の確率が高い周辺部k m
2 s ri2として説明Thfると、”先ず木@明に
第6図に示すようVC2枚のクエーハ(5ω(5b)の
中心の素子(6a) (6b)から並列測定法で測定を
始め、以後中心の素子(6a)(6b)から渦巻き状V
C隣接する素子へと測定ft続行させる。この並列測定
はクエーハ中心部でに良品素子同士のi平が100係近
く高いので択一測定法の2倍近い速度での測定が続行さ
れる。この測定がり□エーハ中央Ii1’m工、n工で
の周辺近くニくると同時測定される2個の素子(6a)
(6b)のいずれか一方が不良品となるor能性が徐
々に多くなり、そして第2図(A) rc示すように測
定位置がクエーハ中央部m□、n□とクエーハ周辺部m
2 s n2の境界部分になると不良素子が混じる可能
性が大幅(9) に増大してくる。そこで例えば同時測定される2個の菓
子(6a) (ab)の少くとも一方に不良品が数回続
けて発生すれば、これを検知して測定法を第2図(B)
vc示す如く択一測定法rc切換える。
(5a) (5b)の良品菓子の確率が高い中央部をm
工、 nlとし、不良品素子の確率が高い周辺部k m
2 s ri2として説明Thfると、”先ず木@明に
第6図に示すようVC2枚のクエーハ(5ω(5b)の
中心の素子(6a) (6b)から並列測定法で測定を
始め、以後中心の素子(6a)(6b)から渦巻き状V
C隣接する素子へと測定ft続行させる。この並列測定
はクエーハ中心部でに良品素子同士のi平が100係近
く高いので択一測定法の2倍近い速度での測定が続行さ
れる。この測定がり□エーハ中央Ii1’m工、n工で
の周辺近くニくると同時測定される2個の素子(6a)
(6b)のいずれか一方が不良品となるor能性が徐
々に多くなり、そして第2図(A) rc示すように測
定位置がクエーハ中央部m□、n□とクエーハ周辺部m
2 s n2の境界部分になると不良素子が混じる可能
性が大幅(9) に増大してくる。そこで例えば同時測定される2個の菓
子(6a) (ab)の少くとも一方に不良品が数回続
けて発生すれば、これを検知して測定法を第2図(B)
vc示す如く択一測定法rc切換える。
すると良−不良素子の組合せが続いても短時間で測定が
続行される。
続行される。
このンングル測定を続けていくと両りエーー(5a)
(5b)の数組り定位置が共に周辺部”2%”2のみと
なり、ここでにほぼ/θθ係の確率で菓子に不良品であ
る。従って周辺部m2、n2をシングル測定法で測定す
ることは非能率的であるので、第2図に示すように周辺
部m2、n2FC入ると再び並列測定法rc g’J換
えて測定速度の高速化を図る。
(5b)の数組り定位置が共に周辺部”2%”2のみと
なり、ここでにほぼ/θθ係の確率で菓子に不良品であ
る。従って周辺部m2、n2をシングル測定法で測定す
ることは非能率的であるので、第2図に示すように周辺
部m2、n2FC入ると再び並列測定法rc g’J換
えて測定速度の高速化を図る。
尚、各クエーハ(5a) (5b)i/cおける測定の
渦巻き方向に図面でに共に右巻き方向で現わしたが、共
に左巻き方向、或に一方を右巻き、他方を左巻きの方向
で行うこともor能でるる。またクエーハ外周から中心
へと渦巻き状VC測定を進行させることもw、1!ll
!的VCは可能であるが、とnに(10) ソフト処理上非常&c難しくて、本発明のようにクエー
ー・中心から始めることが技術的に有効でめる0 (へ)、発明の効果 以上説明したように、本発明によればクエーハの素子の
歩留が悪くてもこれに十分対応した測定がCiI能で測
定時間の短縮化が図れ、高価なテスターの稼動率が向上
してコストパフォーマンスが改善される。n vc r
、 B工素子のよう&c/回の特性測定項目が多くて測
定時間の長くかかるもの程有効で、その実施効果に極め
て大きい
渦巻き方向に図面でに共に右巻き方向で現わしたが、共
に左巻き方向、或に一方を右巻き、他方を左巻きの方向
で行うこともor能でるる。またクエーハ外周から中心
へと渦巻き状VC測定を進行させることもw、1!ll
!的VCは可能であるが、とnに(10) ソフト処理上非常&c難しくて、本発明のようにクエー
ー・中心から始めることが技術的に有効でめる0 (へ)、発明の効果 以上説明したように、本発明によればクエーハの素子の
歩留が悪くてもこれに十分対応した測定がCiI能で測
定時間の短縮化が図れ、高価なテスターの稼動率が向上
してコストパフォーマンスが改善される。n vc r
、 B工素子のよう&c/回の特性測定項目が多くて測
定時間の長くかかるもの程有効で、その実施効果に極め
て大きい
第7図及び第2図に一般的な半導体素子特性測定装置の
一例を示す概略正面図及び平面図、第3図及び第9図は
半導体素子特性測定法の二側を説明するための測定動作
タイムチャート、第5図は従来方法による半導体ウェー
ハ上での測定順序例図、!g図乃至第1図の(ム)及び
(B)I/′X本発明の詳細な説明するための半導体ウ
ェーハ上での測定順序例図及び測定動作タイムチャート
である。 (1)・・テスター、(2a) (2b)・・プローパ
、(5a) (5b)・・半導体クエーハ、(6a)・
・・、(6b)・・・、・・半導体素子。
一例を示す概略正面図及び平面図、第3図及び第9図は
半導体素子特性測定法の二側を説明するための測定動作
タイムチャート、第5図は従来方法による半導体ウェー
ハ上での測定順序例図、!g図乃至第1図の(ム)及び
(B)I/′X本発明の詳細な説明するための半導体ウ
ェーハ上での測定順序例図及び測定動作タイムチャート
である。 (1)・・テスター、(2a) (2b)・・プローパ
、(5a) (5b)・・半導体クエーハ、(6a)・
・・、(6b)・・・、・・半導体素子。
Claims (1)
- (1)7台のテスターと2酋のグローパでコクの半導体
クエーハに形成されたIiI故の半導体孝子の特性測定
Jk個々に行う1沃であって、2つの千尋体りエーハの
中心部から@辺部へと−巻き状に半導体孝子の67個ず
つの特性測定を並列測定法で同・時に行うと共に、2つ
の牛導体りエーハの中央部と周辺部の41#前後では2
枚の千導体りエーハの半導体索子t−渦書き状に択−測
定法で/ll!ずつ交互に特性測定するようにしたこと
を特徴とする牛導体菓子特性測定ガ法@
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11959983A JPS6010745A (ja) | 1983-06-30 | 1983-06-30 | 半導体素子特性測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11959983A JPS6010745A (ja) | 1983-06-30 | 1983-06-30 | 半導体素子特性測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6010745A true JPS6010745A (ja) | 1985-01-19 |
Family
ID=14765373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11959983A Pending JPS6010745A (ja) | 1983-06-30 | 1983-06-30 | 半導体素子特性測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6010745A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5034684A (en) * | 1988-10-24 | 1991-07-23 | Tokyo Electron Limited | Probe device and method of controlling the same |
JPH04180642A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | プロービング装置 |
JPH0584365A (ja) * | 1990-04-10 | 1993-04-06 | Warner Lambert Co | 可撓性かみそり頭部 |
-
1983
- 1983-06-30 JP JP11959983A patent/JPS6010745A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5034684A (en) * | 1988-10-24 | 1991-07-23 | Tokyo Electron Limited | Probe device and method of controlling the same |
JPH0584365A (ja) * | 1990-04-10 | 1993-04-06 | Warner Lambert Co | 可撓性かみそり頭部 |
JPH04180642A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | プロービング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
JPS6010745A (ja) | 半導体素子特性測定方法 | |
JPH04230045A (ja) | 半導体装置 | |
US20180156862A1 (en) | Test key structure and method of measuring resistance of vias | |
CN113224034B (zh) | 一种晶圆及光掩膜版 | |
JPS6281724A (ja) | 半導体装置 | |
JPS6379337A (ja) | 半導体基板 | |
CN208780782U (zh) | 一种芯片多工位测试*** | |
JPH09172143A (ja) | 半導体集積回路装置及びそのテスト方法 | |
JP3858244B2 (ja) | 半導体検査装置及び半導体の検査方法 | |
JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
JPS55130137A (en) | Inspection method of semiconductor wafer and probe card | |
Lee et al. | A scan segment skip technique for low power test | |
JPH0689932A (ja) | パワーmosfetのバーンイン装置 | |
JPH04262549A (ja) | 半導体ウェーハの測定方法 | |
TW201837478A (zh) | 晶片測試方法 | |
JPH03291952A (ja) | マスク作成方法 | |
JPH0864648A (ja) | 半導体ウエハ | |
KR100641471B1 (ko) | 반도체 소자의 입력 ic 구조 | |
JPS6010743A (ja) | 半導体素子特性測定方法 | |
JPS62194636A (ja) | ウエ−ハスケ−ル集積回路の配線検査方法 | |
JP2002022809A (ja) | 半導体装置 |