JPS6010745A - 半導体素子特性測定方法 - Google Patents
半導体素子特性測定方法Info
- Publication number
- JPS6010745A JPS6010745A JP11959983A JP11959983A JPS6010745A JP S6010745 A JPS6010745 A JP S6010745A JP 11959983 A JP11959983 A JP 11959983A JP 11959983 A JP11959983 A JP 11959983A JP S6010745 A JPS6010745 A JP S6010745A
- Authority
- JP
- Japan
- Prior art keywords
- measurements
- elements
- measurement method
- measurement
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は牛４休クエーハに整列させて形成された多数
の半導体素子を個々に順次特性測定する１沃に関する。
の半導体素子を個々に順次特性測定する１沃に関する。
（ロ）従来技術
通信、半導体クエーハにおける半４休崖子の個々の特性
測定は７つの半導体孝子の表面ば櫨にテスターに配線さ
れ之プローバのプローグニードルと接触させて順次行わ
れる。また半導体孝子の７回の特性測定は、ＩＪ［故の
特性積自毎に分けて順次に行われ、途中の／項目の測定
ｄ果が不良と判定されると伐りの待・庄項目の測定は行
われずに不良品と判定され、パの牛４休素子の測定動作
に移行させて少しでも測定時１媚を短くシ、テスターの
稼動率と上げるようしている。例えば７回の特性ＪＡ目
の多い’ＩａＢＸ素子においては先ず高速パルスにて大
まかな予備テストであるルーズ７アンクシヨンテスト（
以ＦＩＪＸｐ丁と略記する）ｔ−行い、このり、ＩＦＴ
＃果が良と出ｎは正規の刑か一特性測定を行い、Ｌ１ｔ
Ｔ結果が不良の場合は仮υに正規の特性測定を行っても
１よぼ／θθ洛の燻率で不良の結果が出るので正規の特
性測定を省瘉して次のＸ１８１素子の測定を行うようし
ている。
測定は７つの半導体孝子の表面ば櫨にテスターに配線さ
れ之プローバのプローグニードルと接触させて順次行わ
れる。また半導体孝子の７回の特性測定は、ＩＪ［故の
特性積自毎に分けて順次に行われ、途中の／項目の測定
ｄ果が不良と判定されると伐りの待・庄項目の測定は行
われずに不良品と判定され、パの牛４休素子の測定動作
に移行させて少しでも測定時１媚を短くシ、テスターの
稼動率と上げるようしている。例えば７回の特性ＪＡ目
の多い’ＩａＢＸ素子においては先ず高速パルスにて大
まかな予備テストであるルーズ７アンクシヨンテスト（
以ＦＩＪＸｐ丁と略記する）ｔ−行い、このり、ＩＦＴ
＃果が良と出ｎは正規の刑か一特性測定を行い、Ｌ１ｔ
Ｔ結果が不良の場合は仮υに正規の特性測定を行っても
１よぼ／θθ洛の燻率で不良の結果が出るので正規の特
性測定を省瘉して次のＸ１８１素子の測定を行うようし
ている。
また半導体素子の特性項目が多くなる程これを測定する
テスターが高価になｐｌその稼動率で決まるコストパフ
ォーマンスが半導体製造能−力を犬めるｆｆｉ妥なもの
瀝なハそこでテ゛スターのコストパフォーマンスを上げ
るため従来は第７図及び第２図に示す即き′ｉ−を使っ
て後述の択−測定法或は並列測定法で行って＾る。
テスターが高価になｐｌその稼動率で決まるコストパフ
ォーマンスが半導体製造能−力を犬めるｆｆｉ妥なもの
瀝なハそこでテ゛スターのコストパフォーマンスを上げ
るため従来は第７図及び第２図に示す即き′ｉ−を使っ
て後述の択−測定法或は並列測定法で行って＾る。
第７図及び第２図において、（１）は７台のテスター、
（、ｇａ）（２ｂ）はテスター＋１）に記減された。２
台のプローパでその各々のＦ面には７個の半導体素子の
表面′４極に当徴するパターンでグローブニードル（３
ａ）（３ｂ）が突設されている。（４ａ）（４ｂ）は上
′Ｆ７Ｊ及び水平な直交二方同のＸ−Ｙ方向に間欠助す
るＩＪＪｄＪステージ、（５ａ）（６ｂ）はぜ励ステー
ジ（４ａ）（４ｂ）上に位置決め載置された。２枚の千
４体りエーハ（以下クエーハと亦す）で、各々にｖ′１
Ｘ−ｒ方向の格子状配列でｄ政の牛４体素子（以Ｔ：菓
子と祢す）、（６ａ）・・書、（６す・Ｏ−が形成され
る。可動ステージ（４ａ）（４すＶまプローバ（２ａ）
のプローブニードル（３ａ）にクエーハ（５ａ）（５ｂ
）の菓子（６ＥＬ）＊ａ−（６１））ｏｓｓを／１固ず
ツＩｌ＠ｉにｉｌｆ気的気触接触る！１！ｌＪきをなす
。
（、ｇａ）（２ｂ）はテスター＋１）に記減された。２
台のプローパでその各々のＦ面には７個の半導体素子の
表面′４極に当徴するパターンでグローブニードル（３
ａ）（３ｂ）が突設されている。（４ａ）（４ｂ）は上
′Ｆ７Ｊ及び水平な直交二方同のＸ−Ｙ方向に間欠助す
るＩＪＪｄＪステージ、（５ａ）（６ｂ）はぜ励ステー
ジ（４ａ）（４ｂ）上に位置決め載置された。２枚の千
４体りエーハ（以下クエーハと亦す）で、各々にｖ′１
Ｘ−ｒ方向の格子状配列でｄ政の牛４体素子（以Ｔ：菓
子と祢す）、（６ａ）・・書、（６す・Ｏ−が形成され
る。可動ステージ（４ａ）（４すＶまプローバ（２ａ）
のプローブニードル（３ａ）にクエーハ（５ａ）（５ｂ
）の菓子（６ＥＬ）＊ａ−（６１））ｏｓｓを／１固ず
ツＩｌ＠ｉにｉｌｆ気的気触接触る！１！ｌＪきをなす
。
、上記択一測定法はテスター１１）に連続測定１−１１
？なものを用い、−６１１２Ｊ′ｉｌｌステージ（４ａ
）（４０金交互□に駆薊させて２枚のクエーノ−（５ａ
）（５ｂ）の″６粱子（６ａ）・・・、（６す・・ｅｔ
−ｇ３図のタイムチャートに示す如く７個ずつ父互に特
性一定する方法である。つまり、−万のクエーノ−（５
ａ）の／１固の菓子（６ａ）の一足が完了すると同時に
他方のクエーハ（５ｂ）の７個の菓子（６ｂ）の測ｉｔ
始め、この菓子（６Ｎ））の測定時間内に一方〇可動ス
テージ（４ａ）を駆鯛させてクエーハ（５＆）の次に一
足される菓子（６す２ｉ−測定ＩＪＪ能状想にセットし
て、又互に連続間に測定全行う。
？なものを用い、−６１１２Ｊ′ｉｌｌステージ（４ａ
）（４０金交互□に駆薊させて２枚のクエーノ−（５ａ
）（５ｂ）の″６粱子（６ａ）・・・、（６す・・ｅｔ
−ｇ３図のタイムチャートに示す如く７個ずつ父互に特
性一定する方法である。つまり、−万のクエーノ−（５
ａ）の／１固の菓子（６ａ）の一足が完了すると同時に
他方のクエーハ（５ｂ）の７個の菓子（６ｂ）の測ｉｔ
始め、この菓子（６Ｎ））の測定時間内に一方〇可動ス
テージ（４ａ）を駆鯛させてクエーハ（５＆）の次に一
足される菓子（６す２ｉ−測定ＩＪＪ能状想にセットし
て、又互に連続間に測定全行う。
また上記並列測定法はテスターｆ１）に２−の同−内容
の菓子の特性測定ｔ−同時に行い得るものて使用して第
７図のタイムチャートの即く各町前ステージ（４ａ）（
４１））ｋ同期逓伝させてコ枚のり工−ハ（５ａ）（５
ｏ）の６７個ずつの菓子（６ａＸ６ｂ）ｔ−’１同時に
測定する方法である。
の菓子の特性測定ｔ−同時に行い得るものて使用して第
７図のタイムチャートの即く各町前ステージ（４ａ）（
４１））ｋ同期逓伝させてコ枚のり工−ハ（５ａ）（５
ｏ）の６７個ずつの菓子（６ａＸ６ｂ）ｔ−’１同時に
測定する方法である。
このような択−測定法及び並列測定法はｆＪｊ図に示す
ように２枚のクエーハ（５ａ）（５Ｉ））の−噛から他
部へと蛇行状に行゛われでいる・（ハ）元側が解犬しよ
りとする問題点 択一測定法はテスターが連続間に殿子τ測定するが、１
−々の菓子の時性測定に要する時間を短、緬しない限り
処理能力の収容は望めない。−万並列０４Ａ述沃は一度
に２１固の菓子を同時測定するので、次の菓子τ測疋す
Σまでのクエー・・の移妨時副（ステージのＪＣ−Ｙ方
間φ切時間＋ス−テージ上昇時−十ステージＦ降時屑）
を短くすれば処理ｌＦ！、力は択−測定法の一倍弱向上
ｒると考えら７Ｌる・し刀ふし、天除ＶまりニーＩ）の
菓子の歩餉の問題が６って処理−力はコθ漏ｄ度向上す
るの４でめる。
ように２枚のクエーハ（５ａ）（５Ｉ））の−噛から他
部へと蛇行状に行゛われでいる・（ハ）元側が解犬しよ
りとする問題点 択一測定法はテスターが連続間に殿子τ測定するが、１
−々の菓子の時性測定に要する時間を短、緬しない限り
処理能力の収容は望めない。−万並列０４Ａ述沃は一度
に２１固の菓子を同時測定するので、次の菓子τ測疋す
Σまでのクエー・・の移妨時副（ステージのＪＣ−Ｙ方
間φ切時間＋ス−テージ上昇時−十ステージＦ降時屑）
を短くすれば処理ｌＦ！、力は択−測定法の一倍弱向上
ｒると考えら７Ｌる・し刀ふし、天除ＶまりニーＩ）の
菓子の歩餉の問題が６って処理−力はコθ漏ｄ度向上す
るの４でめる。
即′：）１裂迫時にクエーノゝは一♂ひね七の周辺ｔＸ
１ｓの結晶１４を逮が・セ夫ｄ１≦より劣る等の問題゛
がめってクエーハ周辺部にノｅ、Ａされる素子には不良
品が多く、成品素子はクエーハ中犬・部に果中する一戒
ｌ：ｌＩＪ煩回があって、７枚のクエーノ１におケル素
子成品４が惑い現ズ問題がある６＜の′之め並（５） 列一定法で２枚のクエーノ・の菓子の特性測定ｒ行う４
台、同時測定される。２個の菓子の両刀が成品、或は不
良品で６る場合は問題黒いが、第１図の破線で示す部分
の即く一方が良品で他方が不良品の場゛仕、・４成索子
は短時間ｔで測定完了するが成品素子は測定続行中であ
り、従って不良素子側のプローパは良品素子の特性測定
時１副ｉｔとすると（１−１）時ｌＩ！！１１１！け遊
び時間を生じることになプ、テスターはこの遊び時間（
ｔ−’ｔ）の１−その処理能力のＪＱ％しか発揮できな
い。このような不都合はクエーノへの菓子良品率が高い
中央部と素子不成品率が高−周辺部との成品−不良品分
布の境界部分ｔ−測足する時に多発して処理能力の改４
を４しくしていた。
１ｓの結晶１４を逮が・セ夫ｄ１≦より劣る等の問題゛
がめってクエーハ周辺部にノｅ、Ａされる素子には不良
品が多く、成品素子はクエーハ中犬・部に果中する一戒
ｌ：ｌＩＪ煩回があって、７枚のクエーノ１におケル素
子成品４が惑い現ズ問題がある６＜の′之め並（５） 列一定法で２枚のクエーノ・の菓子の特性測定ｒ行う４
台、同時測定される。２個の菓子の両刀が成品、或は不
良品で６る場合は問題黒いが、第１図の破線で示す部分
の即く一方が良品で他方が不良品の場゛仕、・４成索子
は短時間ｔで測定完了するが成品素子は測定続行中であ
り、従って不良素子側のプローパは良品素子の特性測定
時１副ｉｔとすると（１−１）時ｌＩ！！１１１！け遊
び時間を生じることになプ、テスターはこの遊び時間（
ｔ−’ｔ）の１−その処理能力のＪＱ％しか発揮できな
い。このような不都合はクエーノへの菓子良品率が高い
中央部と素子不成品率が高−周辺部との成品−不良品分
布の境界部分ｔ−測足する時に多発して処理能力の改４
を４しくしていた。
尚、上記不鄭缶ｔ−櫨力少なくする工夫として、プロー
パやテスターにクエーハ周辺部の判所礒義金付加し、ク
エーノ″−１４辺４の素子は不良品として処理して測定
を実施せず、クエーノ・周辺部から中央部に測定位置が
多り良品素子が出てくる可能性のある位置から一足を再
開すること（６） が考えられる。しかし、クエーハ周辺部の判萌は測足万
同が４ｊ図に示した即く蛇行状で必るためクエーハ中央
部から周辺部に入る判折、クエーハ周辺部から中央部に
入るや」、ＩＪＴ茫河回となく繰り返し行う心易が６っ
て虚しく、且つ薔判萌に大変時間と要して結果的に金体
の測定時間が長くなシ好ましくない。
パやテスターにクエーハ周辺部の判所礒義金付加し、ク
エーノ″−１４辺４の素子は不良品として処理して測定
を実施せず、クエーノ・周辺部から中央部に測定位置が
多り良品素子が出てくる可能性のある位置から一足を再
開すること（６） が考えられる。しかし、クエーハ周辺部の判萌は測足万
同が４ｊ図に示した即く蛇行状で必るためクエーハ中央
部から周辺部に入る判折、クエーハ周辺部から中央部に
入るや」、ＩＪＴ茫河回となく繰り返し行う心易が６っ
て虚しく、且つ薔判萌に大変時間と要して結果的に金体
の測定時間が長くなシ好ましくない。
一以下鎗白一
に）、問題点を解決するための手段
本発明は上記並列測定法の問題点を解決したもので、こ
の解決手段として２枚のクエーーの中心の菓子から渦巻
き状に並列測定法で測定を始めること、及び仮測定素子
がクエーハ中央部と周辺部の境界部分にくると測定法を
択一測定法ＩＣ切換えてクエーハ周辺部に入ると再び並
列測定法で測定することを特徴とする０このようにする
と前半の測定にクエーー・中央部のほとんど良品ばかり
の測定のため同時測定されるコ個の菓子の一方が良品で
他が不良品である確率はほぼθ係となり、並列測定法の
長所がほぼｌｏＱ係活かされる。・また良品と不良品の
菓子の組み合せの確率が高くなるクエーハ中央部と周辺
部の境界部分を択一測定法で行うことにょ多並列測定法
の欠点が除去さｎよシ効率的となる。このシングル測定
法への切換えにプローパやテスク−にクエーハ周辺−１
！ＩｌＩ所機能を付加してソフト１クエア処理的に行え
ば難無く実行され、またとの種判断は測定進行方向が渦
巻き状のため適当なところで１回だけ行えばよいので、
この’Ｉ’ｌｌ断のため測定時間が長くなる等の問題に
無い。
の解決手段として２枚のクエーーの中心の菓子から渦巻
き状に並列測定法で測定を始めること、及び仮測定素子
がクエーハ中央部と周辺部の境界部分にくると測定法を
択一測定法ＩＣ切換えてクエーハ周辺部に入ると再び並
列測定法で測定することを特徴とする０このようにする
と前半の測定にクエーー・中央部のほとんど良品ばかり
の測定のため同時測定されるコ個の菓子の一方が良品で
他が不良品である確率はほぼθ係となり、並列測定法の
長所がほぼｌｏＱ係活かされる。・また良品と不良品の
菓子の組み合せの確率が高くなるクエーハ中央部と周辺
部の境界部分を択一測定法で行うことにょ多並列測定法
の欠点が除去さｎよシ効率的となる。このシングル測定
法への切換えにプローパやテスク−にクエーハ周辺−１
！ＩｌＩ所機能を付加してソフト１クエア処理的に行え
ば難無く実行され、またとの種判断は測定進行方向が渦
巻き状のため適当なところで１回だけ行えばよいので、
この’Ｉ’ｌｌ断のため測定時間が長くなる等の問題に
無い。
（ホ）、実施例
第６図乃至第１図に示す如く２枚の同一種類のクエーハ
（５ａ） （５ｂ）の良品菓子の確率が高い中央部をｍ
工、 ｎｌとし、不良品素子の確率が高い周辺部ｋ ｍ
２ ｓ ｒｉ２として説明Ｔｈｆると、”先ず木＠明に
第６図に示すようＶＣ２枚のクエーハ（５ω（５ｂ）の
中心の素子（６ａ） （６ｂ）から並列測定法で測定を
始め、以後中心の素子（６ａ）（６ｂ）から渦巻き状Ｖ
Ｃ隣接する素子へと測定ｆｔ続行させる。この並列測定
はクエーハ中心部でに良品素子同士のｉ平が１００係近
く高いので択一測定法の２倍近い速度での測定が続行さ
れる。この測定がり□エーハ中央Ｉｉ１’ｍ工、ｎ工で
の周辺近くニくると同時測定される２個の素子（６ａ）
（６ｂ）のいずれか一方が不良品となるｏｒ能性が徐
々に多くなり、そして第２図（Ａ） ｒｃ示すように測
定位置がクエーハ中央部ｍ□、ｎ□とクエーハ周辺部ｍ
２ ｓ ｎ２の境界部分になると不良素子が混じる可能
性が大幅（９） に増大してくる。そこで例えば同時測定される２個の菓
子（６ａ） （ａｂ）の少くとも一方に不良品が数回続
けて発生すれば、これを検知して測定法を第２図（Ｂ）
ｖｃ示す如く択一測定法ｒｃ切換える。
（５ａ） （５ｂ）の良品菓子の確率が高い中央部をｍ
工、 ｎｌとし、不良品素子の確率が高い周辺部ｋ ｍ
２ ｓ ｒｉ２として説明Ｔｈｆると、”先ず木＠明に
第６図に示すようＶＣ２枚のクエーハ（５ω（５ｂ）の
中心の素子（６ａ） （６ｂ）から並列測定法で測定を
始め、以後中心の素子（６ａ）（６ｂ）から渦巻き状Ｖ
Ｃ隣接する素子へと測定ｆｔ続行させる。この並列測定
はクエーハ中心部でに良品素子同士のｉ平が１００係近
く高いので択一測定法の２倍近い速度での測定が続行さ
れる。この測定がり□エーハ中央Ｉｉ１’ｍ工、ｎ工で
の周辺近くニくると同時測定される２個の素子（６ａ）
（６ｂ）のいずれか一方が不良品となるｏｒ能性が徐
々に多くなり、そして第２図（Ａ） ｒｃ示すように測
定位置がクエーハ中央部ｍ□、ｎ□とクエーハ周辺部ｍ
２ ｓ ｎ２の境界部分になると不良素子が混じる可能
性が大幅（９） に増大してくる。そこで例えば同時測定される２個の菓
子（６ａ） （ａｂ）の少くとも一方に不良品が数回続
けて発生すれば、これを検知して測定法を第２図（Ｂ）
ｖｃ示す如く択一測定法ｒｃ切換える。
すると良−不良素子の組合せが続いても短時間で測定が
続行される。
続行される。
このンングル測定を続けていくと両りエーー（５ａ）
（５ｂ）の数組り定位置が共に周辺部”２％”２のみと
なり、ここでにほぼ／θθ係の確率で菓子に不良品であ
る。従って周辺部ｍ２、ｎ２をシングル測定法で測定す
ることは非能率的であるので、第２図に示すように周辺
部ｍ２、ｎ２ＦＣ入ると再び並列測定法ｒｃ ｇ’Ｊ換
えて測定速度の高速化を図る。
（５ｂ）の数組り定位置が共に周辺部”２％”２のみと
なり、ここでにほぼ／θθ係の確率で菓子に不良品であ
る。従って周辺部ｍ２、ｎ２をシングル測定法で測定す
ることは非能率的であるので、第２図に示すように周辺
部ｍ２、ｎ２ＦＣ入ると再び並列測定法ｒｃ ｇ’Ｊ換
えて測定速度の高速化を図る。
尚、各クエーハ（５ａ） （５ｂ）ｉ／ｃおける測定の
渦巻き方向に図面でに共に右巻き方向で現わしたが、共
に左巻き方向、或に一方を右巻き、他方を左巻きの方向
で行うこともｏｒ能でるる。またクエーハ外周から中心
へと渦巻き状ＶＣ測定を進行させることもｗ、１！ｌｌ
！的ＶＣは可能であるが、とｎに（１０） ソフト処理上非常＆ｃ難しくて、本発明のようにクエー
ー・中心から始めることが技術的に有効でめる０ （へ）、発明の効果 以上説明したように、本発明によればクエーハの素子の
歩留が悪くてもこれに十分対応した測定がＣｉＩ能で測
定時間の短縮化が図れ、高価なテスターの稼動率が向上
してコストパフォーマンスが改善される。ｎ ｖｃ ｒ
、 Ｂ工素子のよう＆ｃ／回の特性測定項目が多くて測
定時間の長くかかるもの程有効で、その実施効果に極め
て大きい
渦巻き方向に図面でに共に右巻き方向で現わしたが、共
に左巻き方向、或に一方を右巻き、他方を左巻きの方向
で行うこともｏｒ能でるる。またクエーハ外周から中心
へと渦巻き状ＶＣ測定を進行させることもｗ、１！ｌｌ
！的ＶＣは可能であるが、とｎに（１０） ソフト処理上非常＆ｃ難しくて、本発明のようにクエー
ー・中心から始めることが技術的に有効でめる０ （へ）、発明の効果 以上説明したように、本発明によればクエーハの素子の
歩留が悪くてもこれに十分対応した測定がＣｉＩ能で測
定時間の短縮化が図れ、高価なテスターの稼動率が向上
してコストパフォーマンスが改善される。ｎ ｖｃ ｒ
、 Ｂ工素子のよう＆ｃ／回の特性測定項目が多くて測
定時間の長くかかるもの程有効で、その実施効果に極め
て大きい
第７図及び第２図に一般的な半導体素子特性測定装置の
一例を示す概略正面図及び平面図、第３図及び第９図は
半導体素子特性測定法の二側を説明するための測定動作
タイムチャート、第５図は従来方法による半導体ウェー
ハ上での測定順序例図、！ｇ図乃至第１図の（ム）及び
（Ｂ）Ｉ／′Ｘ本発明の詳細な説明するための半導体ウ
ェーハ上での測定順序例図及び測定動作タイムチャート
である。 （１）・・テスター、（２ａ） （２ｂ）・・プローパ
、（５ａ） （５ｂ）・・半導体クエーハ、（６ａ）・
・・、（６ｂ）・・・、・・半導体素子。
一例を示す概略正面図及び平面図、第３図及び第９図は
半導体素子特性測定法の二側を説明するための測定動作
タイムチャート、第５図は従来方法による半導体ウェー
ハ上での測定順序例図、！ｇ図乃至第１図の（ム）及び
（Ｂ）Ｉ／′Ｘ本発明の詳細な説明するための半導体ウ
ェーハ上での測定順序例図及び測定動作タイムチャート
である。 （１）・・テスター、（２ａ） （２ｂ）・・プローパ
、（５ａ） （５ｂ）・・半導体クエーハ、（６ａ）・
・・、（６ｂ）・・・、・・半導体素子。
Claims (1)
- （１）７台のテスターと２酋のグローパでコクの半導体
クエーハに形成されたＩｉＩ故の半導体孝子の特性測定
Ｊｋ個々に行う１沃であって、２つの千尋体りエーハの
中心部から＠辺部へと−巻き状に半導体孝子の６７個ず
つの特性測定を並列測定法で同・時に行うと共に、２つ
の牛導体りエーハの中央部と周辺部の４１＃前後では２
枚の千導体りエーハの半導体索子ｔ−渦書き状に択−測
定法で／ｌｌ！ずつ交互に特性測定するようにしたこと
を特徴とする牛導体菓子特性測定ガ法＠
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11959983A JPS6010745A (ja) | 1983-06-30 | 1983-06-30 | 半導体素子特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11959983A JPS6010745A (ja) | 1983-06-30 | 1983-06-30 | 半導体素子特性測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010745A true JPS6010745A (ja) | 1985-01-19 |
Family
ID=14765373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11959983A Pending JPS6010745A (ja) | 1983-06-30 | 1983-06-30 | 半導体素子特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034684A (en) * | 1988-10-24 | 1991-07-23 | Tokyo Electron Limited | Probe device and method of controlling the same |
| JPH04180642A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | プロービング装置 |
| JPH0584365A (ja) * | 1990-04-10 | 1993-04-06 | Warner Lambert Co | 可撓性かみそり頭部 |
-
1983
- 1983-06-30 JP JP11959983A patent/JPS6010745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034684A (en) * | 1988-10-24 | 1991-07-23 | Tokyo Electron Limited | Probe device and method of controlling the same |
| JPH0584365A (ja) * | 1990-04-10 | 1993-04-06 | Warner Lambert Co | 可撓性かみそり頭部 |
| JPH04180642A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | プロービング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| JPS6010745A (ja) | 半導体素子特性測定方法 | |
| JPH04230045A (ja) | 半導体装置 | |
| US20180156862A1 (en) | Test key structure and method of measuring resistance of vias | |
| CN113224034B (zh) | 一种晶圆及光掩膜版 | |
| JPS6281724A (ja) | 半導体装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| CN208780782U (zh) | 一种芯片多工位测试*** | |
| JPH09172143A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JP3858244B2 (ja) | 半導体検査装置及び半導体の検査方法 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JPS55130137A (en) | Inspection method of semiconductor wafer and probe card | |
| Lee et al. | A scan segment skip technique for low power test | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JPH04262549A (ja) | 半導体ウェーハの測定方法 | |
| TW201837478A (zh) | 晶片測試方法 | |
| JPH03291952A (ja) | マスク作成方法 | |
| JPH0864648A (ja) | 半導体ウエハ | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPS6010743A (ja) | 半導体素子特性測定方法 | |
| JPS62194636A (ja) | ウエ−ハスケ−ル集積回路の配線検査方法 | |
| JP2002022809A (ja) | 半導体装置 |