JPH04180642A - プロービング装置 - Google Patents
プロービング装置Info
- Publication number
- JPH04180642A JPH04180642A JP30973390A JP30973390A JPH04180642A JP H04180642 A JPH04180642 A JP H04180642A JP 30973390 A JP30973390 A JP 30973390A JP 30973390 A JP30973390 A JP 30973390A JP H04180642 A JPH04180642 A JP H04180642A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- wafer
- circuit forming
- stage
- probing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板に形成された電子回路の良否を判
定するプロービング装置に関する。
定するプロービング装置に関する。
第４図は従来の一例を示すプロービング装置のブロック
図、第５図は第４図のプロービング装置の接触子がウェ
ーハ上を移動する状態を示す図である。従来、プロービ
ング装置は、第４図に示すように、ウェーハ３を搭載す
るステージ４と、ウェーハ３の電子回路形成領域の入出
力端子と接触する接触子と、これら機器を支持する本体
２と、接触子より送られる測定値を収集し、前記電子回
路の良否を判定するテスター１と、このテスター１より
信号を受けるとともに前記接触子及びステージ４とを移
動制御するコントローラ６とから構成されている。
図、第５図は第４図のプロービング装置の接触子がウェ
ーハ上を移動する状態を示す図である。従来、プロービ
ング装置は、第４図に示すように、ウェーハ３を搭載す
るステージ４と、ウェーハ３の電子回路形成領域の入出
力端子と接触する接触子と、これら機器を支持する本体
２と、接触子より送られる測定値を収集し、前記電子回
路の良否を判定するテスター１と、このテスター１より
信号を受けるとともに前記接触子及びステージ４とを移
動制御するコントローラ６とから構成されている。
また、このプロービング装置は、自動化が進み、例えば
、ウェーハ３をステージ４に位置決め搭載して始動すれ
ば、第５図に示すように、ウエーハ３上に並べて形成さ
れた電子回路をスタートポジション９より順次に接触子
で電子回路形成領域の入出力端子に接触し、その特性を
次々に測定して良否を判定し、エンドポジション１０で
検査を終了する。このように、作業者が手で操作する必
要がほとんどなくなった。
、ウェーハ３をステージ４に位置決め搭載して始動すれ
ば、第５図に示すように、ウエーハ３上に並べて形成さ
れた電子回路をスタートポジション９より順次に接触子
で電子回路形成領域の入出力端子に接触し、その特性を
次々に測定して良否を判定し、エンドポジション１０で
検査を終了する。このように、作業者が手で操作する必
要がほとんどなくなった。
しかしながら、近年、集積回路装置はフルカスタム化さ
れ、多品種小量生産の傾向となり、−枚のウェーハが採
取される半導体装置用のチップの数が、必要とするチッ
プ数より上回り、余剰数が出ることになる。従って、上
述した従来のプロービング装置では、全自動化されてい
るため、この余剰数のチップである電子回路をも検査す
ることになり、無駄な装置使用時間を増加させる欠点と
なる。さらに、装置の有効な稼働が少なくなり、償却コ
ストが上昇するという問題もある。
れ、多品種小量生産の傾向となり、−枚のウェーハが採
取される半導体装置用のチップの数が、必要とするチッ
プ数より上回り、余剰数が出ることになる。従って、上
述した従来のプロービング装置では、全自動化されてい
るため、この余剰数のチップである電子回路をも検査す
ることになり、無駄な装置使用時間を増加させる欠点と
なる。さらに、装置の有効な稼働が少なくなり、償却コ
ストが上昇するという問題もある。
本発明の目的は、かかる欠点を解消するプロービング装
置を提供することにある。
置を提供することにある。
本発明のプロービング装置は、半導体基板であるウェー
ハの一生面に縦横列に並べて形成された複数の区画され
た電子回路形成領域の入出力端子と接触する接触子と、
前記ウェーハを載置するステージと、前記ウェーハの中
心付近に位置する前記電子回路形成領域から順に外方の
前記電子回路形成領域に向かって螺旋状に前記接触子と
前記ステージの相対位置を移動させるＸＹアドレスイン
ターフェースと、電子回路が良と判定された前記電子回
路形成領域の数を計数するカウンターと、このカウンタ
ーが所定の数を計数したときの信号で電子回路の検査を
中止させる制御装置とを備え構成される。
ハの一生面に縦横列に並べて形成された複数の区画され
た電子回路形成領域の入出力端子と接触する接触子と、
前記ウェーハを載置するステージと、前記ウェーハの中
心付近に位置する前記電子回路形成領域から順に外方の
前記電子回路形成領域に向かって螺旋状に前記接触子と
前記ステージの相対位置を移動させるＸＹアドレスイン
ターフェースと、電子回路が良と判定された前記電子回
路形成領域の数を計数するカウンターと、このカウンタ
ーが所定の数を計数したときの信号で電子回路の検査を
中止させる制御装置とを備え構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す１０−ビング装置のブ
ロック図、第２図は第１図のプロービング装置の接触子
がウェーハ上を移動する状態を示す図、第３図は第１図
のプロービング装置の動作を説明するためのフローチャ
ート図である。このプロービング装置は、第１図及び第
２図に示すように、ウェーハ３の中心付近に位置する電
子回路形成領域をスタートポジション９とし、そこから
順に外方の電子回路形成領域に向かって螺旋状に前記接
触子とステージ４の相対位置を移動させるＸＹアドレス
インターフェース８と、電子回路が良と判定された前記
電子回路形成領域の数を計数するカウンタ７と、このカ
ウンターが所定の数を計数したときの信号で電子回路の
検査を終了させるｖｉ御装置５とを従来例の装置に付は
加えたことである。
ロック図、第２図は第１図のプロービング装置の接触子
がウェーハ上を移動する状態を示す図、第３図は第１図
のプロービング装置の動作を説明するためのフローチャ
ート図である。このプロービング装置は、第１図及び第
２図に示すように、ウェーハ３の中心付近に位置する電
子回路形成領域をスタートポジション９とし、そこから
順に外方の電子回路形成領域に向かって螺旋状に前記接
触子とステージ４の相対位置を移動させるＸＹアドレス
インターフェース８と、電子回路が良と判定された前記
電子回路形成領域の数を計数するカウンタ７と、このカ
ウンターが所定の数を計数したときの信号で電子回路の
検査を終了させるｖｉ御装置５とを従来例の装置に付は
加えたことである。
次に、第１図、第２図及び第３図を参照して、このプロ
ービング装置の動作を説明する。まず、第３図に示すよ
うに、〔基準値設定〕で、制御装Ｗ５に必要とされるチ
ップの数、すなわち区画された電子回路形成領域の数を
を設定する。次に、（Ｐ／Ｗ開始〕で、７０−ビング装
置を始動させる。このことにより、〔ペレット試験〕で
、第２図のウェーハ４のスタートポジション９にある電
子回路の入出力端子に接触子が下降して接触し、電子回
路の特性を測定する０次に、テスター１は送られた測定
値を基準値と比較判断し、良否を判定する。次に、この
電子回路が良なら、すなわち〔良品〕がＹなら、〔良品
数＋１〕でカウンタ７に１を計数させる。もし、Ｎなら
、カウンタ７には計数しない０次に、〔基準値に達した
か〕で、あらかじめ設定した必要な区画された電子回路
形成領域の数に達していなければ、すなわち、Ｎであれ
ば、ＸＹアドレスインタフェース８が作動し、第２図に
示す移動方向１１にステージ４を移動して次の位置にあ
る電子回路形成領域で停止する。
ービング装置の動作を説明する。まず、第３図に示すよ
うに、〔基準値設定〕で、制御装Ｗ５に必要とされるチ
ップの数、すなわち区画された電子回路形成領域の数を
を設定する。次に、（Ｐ／Ｗ開始〕で、７０−ビング装
置を始動させる。このことにより、〔ペレット試験〕で
、第２図のウェーハ４のスタートポジション９にある電
子回路の入出力端子に接触子が下降して接触し、電子回
路の特性を測定する０次に、テスター１は送られた測定
値を基準値と比較判断し、良否を判定する。次に、この
電子回路が良なら、すなわち〔良品〕がＹなら、〔良品
数＋１〕でカウンタ７に１を計数させる。もし、Ｎなら
、カウンタ７には計数しない０次に、〔基準値に達した
か〕で、あらかじめ設定した必要な区画された電子回路
形成領域の数に達していなければ、すなわち、Ｎであれ
ば、ＸＹアドレスインタフェース８が作動し、第２図に
示す移動方向１１にステージ４を移動して次の位置にあ
る電子回路形成領域で停止する。
次に、再び〔ペレット試験〕で、電子回路の入出力端子
に接触子が下降し、接触し、電子回路の特□性を測定す
る。このように、あらかじめ設定した必要数が満つる迄
、測定を繰返す、必要数に達したら、〔アラーム出力〕
で、制御装置の警報を発する。これとほぼ同時に、〔ペ
レット試験完了〕で、装置を停止する。
に接触子が下降し、接触し、電子回路の特□性を測定す
る。このように、あらかじめ設定した必要数が満つる迄
、測定を繰返す、必要数に達したら、〔アラーム出力〕
で、制御装置の警報を発する。これとほぼ同時に、〔ペ
レット試験完了〕で、装置を停止する。
ここで、第２図のエンドポジション１０より以前の位置
で、必要数が達成したら、この図面には示していないが
、インクあるいはきかき傷等をウェーハ上の検査以降の
電子回路形成領域面に印すける。また、前述の動作線図
で、〔良品〕でＮなら、その電子回路形成領域にも印す
ける。このようなマーキング機構は、図面には示さない
が、接触子と並べて本体１に上下移動出来る構造をもつ
機構を設けてやれば良い。このことにより、この電子回
路形成領域を切断分割してなるチップの良品あるいは不
良品の識別になるので、非常に便利である。さらに、前
述したように、電子回路形成領域を順次螺旋状に位置決
めして測定するので、移動する時間も短縮出来る利点も
ある。
で、必要数が達成したら、この図面には示していないが
、インクあるいはきかき傷等をウェーハ上の検査以降の
電子回路形成領域面に印すける。また、前述の動作線図
で、〔良品〕でＮなら、その電子回路形成領域にも印す
ける。このようなマーキング機構は、図面には示さない
が、接触子と並べて本体１に上下移動出来る構造をもつ
機構を設けてやれば良い。このことにより、この電子回
路形成領域を切断分割してなるチップの良品あるいは不
良品の識別になるので、非常に便利である。さらに、前
述したように、電子回路形成領域を順次螺旋状に位置決
めして測定するので、移動する時間も短縮出来る利点も
ある。
以上説明したように本発明は、ウェーハ上の区画された
電子回路形成領域を中心より外方に向って順次位置決め
するＸＹアドレスインターフェースと、電子回路の試験
を行ない、良否を判定し、あらかじめ設定した必要数に
良品数が達したら、試験を終了するようにさせる制御装
置とを設けることによって、無駄な稼働をすることなく
、実質的に稼働率を高い、しかも償却コストの安いプロ
ービング装置が得られるという効果がある。
電子回路形成領域を中心より外方に向って順次位置決め
するＸＹアドレスインターフェースと、電子回路の試験
を行ない、良否を判定し、あらかじめ設定した必要数に
良品数が達したら、試験を終了するようにさせる制御装
置とを設けることによって、無駄な稼働をすることなく
、実質的に稼働率を高い、しかも償却コストの安いプロ
ービング装置が得られるという効果がある。
第１図は本発明の一実施例を示す１０−ビング装置のブ
ロック図、第２図は第１図の７０−ビング装置の接触子
がウェーハ上を移動する状態を示す図、第３図は第１図
のプロービング装置の動作を説明するためのフローチャ
ート図、第４図は従来の一例を示すプロービング装置の
ブロック図、第５図は第４図の１０−ビング装置の接触
子がウェーハ上を移動する状態を示す図である。 １・・・テスター、２・・・本体、３・・・ウェーハ、
４・−・ステージ、５・・・制御装置、６・・・コント
ローラ、７・・・カウンタ、８・・・ＸＹアドレスイン
ターフェース。
ロック図、第２図は第１図の７０−ビング装置の接触子
がウェーハ上を移動する状態を示す図、第３図は第１図
のプロービング装置の動作を説明するためのフローチャ
ート図、第４図は従来の一例を示すプロービング装置の
ブロック図、第５図は第４図の１０−ビング装置の接触
子がウェーハ上を移動する状態を示す図である。 １・・・テスター、２・・・本体、３・・・ウェーハ、
４・−・ステージ、５・・・制御装置、６・・・コント
ローラ、７・・・カウンタ、８・・・ＸＹアドレスイン
ターフェース。
Claims (1)
- 半導体基板であるウェーハの一主面に縦横列に並べて
形成された複数の区画された電子回路形成領域の入出力
端子と接触する接触子と、前記ウェーハを載置するステ
ージと、前記ウェーハの中心付近に位置する前記電子回
路形成領域から順に外方の前記電子回路形成領域に向か
つて螺旋状に前記接触子と前記ステージの相対位置を移
動させるＸＹアドレスインターフェースと、電子回路が
良と判定された前記電子回路形成領域の数を計数するカ
ウンターと、このカウンターが所定の数を計数したとき
の信号で電子回路の検査を終了させる制御装置とを備え
ることを特徴とするプロービング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30973390A JPH04180642A (ja) | 1990-11-15 | 1990-11-15 | プロービング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30973390A JPH04180642A (ja) | 1990-11-15 | 1990-11-15 | プロービング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180642A true JPH04180642A (ja) | 1992-06-26 |
Family
ID=17996642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30973390A Pending JPH04180642A (ja) | 1990-11-15 | 1990-11-15 | プロービング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321528A (ja) * | 1995-05-24 | 1996-12-03 | Nec Corp | 半導体装置の測定方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010745A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | 半導体素子特性測定方法 |
-
1990
- 1990-11-15 JP JP30973390A patent/JPH04180642A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010745A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | 半導体素子特性測定方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321528A (ja) * | 1995-05-24 | 1996-12-03 | Nec Corp | 半導体装置の測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04180642A (ja) | プロービング装置 | |
| JP2007155663A (ja) | Ｅｓｄ試験装置 | |
| JPH0441495B2 (ja) | ||
| KR100744232B1 (ko) | 반도체 검사장치 | |
| JP2000074991A (ja) | 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造 | |
| JP2767291B2 (ja) | 検査装置 | |
| KR20050067759A (ko) | 반도체 검사장치 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JPH08321529A (ja) | プローブ装置及びその方法 | |
| JP2012023278A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JPS6170735A (ja) | 電気測定用アライメントマ−クを有するウエハまたはチツプ | |
| KR20050067760A (ko) | 반도체 검사장치 | |
| JPH0666832A (ja) | プローブ及び検査装置 | |
| JPH0621169A (ja) | ウェハのプローバ装置とそのプロービング方法及びｉｃパッケージのプローバ装置とそのプロービング方法 | |
| JPH0388349A (ja) | プロービング装置 | |
| JPH07280868A (ja) | セラミック基板の配線パターン検査装置と方法 | |
| JPS6329261Y2 (ja) | ||
| JPH0399450A (ja) | 半導体試験装置 | |
| JPH10173014A (ja) | 固体撮像装置の検査装置及び検査方法 | |
| JP2717884B2 (ja) | 半導体ウエハ測定方法 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| KR20100067861A (ko) | 프로브 카드 및 그 제조방법 | |
| KR20050067761A (ko) | 반도체 검사장치의 프로브카드 | |
| JPH07114226B2 (ja) | プローブ装置及びプロービング方法 |