JPS59965A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59965A
JPS59965A JP57110176A JP11017682A JPS59965A JP S59965 A JPS59965 A JP S59965A JP 57110176 A JP57110176 A JP 57110176A JP 11017682 A JP11017682 A JP 11017682A JP S59965 A JPS59965 A JP S59965A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
polycrystalline
gate oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57110176A
Other languages
English (en)
Other versions
JPH0618213B2 (ja
Inventor
Seiji Ueda
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP57110176A priority Critical patent/JPH0618213B2/ja
Priority to EP83106119A priority patent/EP0097918B1/en
Priority to DE8383106119T priority patent/DE3376043D1/de
Publication of JPS59965A publication Critical patent/JPS59965A/ja
Priority to US07/265,355 priority patent/US4948756A/en
Publication of JPH0618213B2 publication Critical patent/JPH0618213B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にＭＯ８屯界
効果型トランジスタを主体とする半導体装置の集積度向
上、配線抵抗の減少を図った製造方法に関するものであ
る。
近年、集積回路装置の高集積、高密度化かつ高速化のた
め、単位素子の微細化、配線抵抗の低減化などが活発に
進められている。ＭＯ８ｉ界効果７積回路装置では、通
常、素子間の接続配線に、基板面上に絶縁膜を介して設
けた多結晶シリコン。
アルミニウムなどからなる多層導電膜、ならヒ゛に、基
板に形成された拡散層が用いられている。しかしながら
、素子の微細化に伴ない、配線の加工。
配線間の接続加工が困難となり、配線及び素子構成要素
を損うという種々の欠点が生じた。従来から実施されて
いる多結晶シリコン膜と拡散層との接続を、Ｎチャネル
シリコンゲー）ＭＯ８集積回路装置を例にとり、第１図
を用いて説明する。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
の主面にゲート酸化膜２を形成し、この上にゲート酸化
膜２を開孔するための所望マスクツ（ターンのフォトレ
ジスト３を形成し、フッ酸−フソ化アンモニウム混合液
でエツチングする。ゲート酸化膜２を開孔した後、フォ
トレジスト３を除去し、ついで第１図（ｂ）に示すよう
に、多結晶シリコン膜４を堆積し、これにリンを拡散し
て導電性を高めるとともに、ゲート酸化膜２の開孔部の
シリコン基板１にはリンが拡散導入され、Ｎ＋拡散層５
が形成され、これと多結晶シリコン膜４とが接線される
ように処理する。そして、多結晶シリコン膜４を所定の
パターンに形成し次に、この多結晶シリコン膜をマスク
にして、基板１内に拡散層６をリンまたはヒ素のイオン
注入法などにより形成し、これに眉間絶縁膜７を堆積す
る。
また、２層多結晶シリコン構造では、第１層多結晶シリ
コン膜と基板に形成された拡散層、第２層多結晶シリコ
ン膜と拡散層及び２層の多結晶シリコン膜間の接続につ
いても、前記と同様な方法で製造される。従って、この
場合には２度の絶縁膜の開孔工程が必要となる。
以上のような従来方法ではゲート酸化膜を写真食刻法に
よシエッテングするため、７オトレジストにピンホール
などの欠陥があれば、ゲート酸化膜にピンホールが生じ
、基板と多結晶シリコン膜が短絡する。さらに、エンチ
ング後のレジスト除去は発煙硝酸などの薬品への浸漬又
は、酸素プラズマにより行うため、薬品中又はレジスト
中に重金属などの不純物が含まれていると、ゲート酸化
膜は汚染を受ける。また、レジスト除去工程で、開孔部
のシリコン基板表面に１　ｎｍ程度のうすい酸化膜が生
じるため、多結晶シリコン膜の堆積前に、フッ酸溶液で
エツチングし、これを取り除く必要がある。この時、ゲ
ート酸化膜も同時にエツチングされるため、ゲート酸化
膜表面に不均一な部分が生じやすい。この影響は素子の
微細化により、ゲート酸化膜が薄くなった時には、特に
著しくなる。
本発明はこのような欠点を除くためになされたものであ
り、多結晶シリコン膜と拡散層、及び多結晶シリコン膜
間の接続を、素子の信頼性を劣化することなく、容易に
行うことの出来る半導体装置の製造方法を提供すること
を１的とするものである。すなわち、本発明は、前述し
たようなゲート酸化膜のピンホールの発生及び汚染を防
ぐために、ゲート酸化膜を直接、写真食刻法によって開
孔せず、ゲート酸化膜形成後、直ちに多結晶シリコンを
堆積し、この上から写真食刻法により多結晶シリコン膜
とゲート酸化膜を連続して開孔し、この多結晶シリコン
膜と開孔部の基板に、リンまたはヒ素の不純物拡散を同
時に行い、タングステン等の導電体膜を、多結晶シリコ
ン膜及び透孔の露出面に選択的に成長することにより、
自己整合的に多結晶シリコン膜と拡散領域の接続せんと
するものである。この様に本発明では多結晶シリコン下
のゲート酸化膜を直接多結晶シリコンで保護することに
よシ、ゲート酸化膜の汚染等を防止し上記目的を達成せ
んとするものである。
次に本発明の実施例について説明する。
〔実施例１〕 第２図は本発明をＮチャネル電界効果型トランジスタに
適用した場合の断面図である。同図において、第１図と
同一番号は同一部分を示し、８は多結晶シリコン膜の開
孔部よシネ鈍物拡散して形成された拡散領域、９はこの
多結晶シリコン膜と透孔の内面に選択堆積したタングス
テン膜を示し、拡散領域８と多結晶シリコン膜４とは自
己整合的にタングステン膜９によって接続される。１０
はかないため、ゲート酸化膜の膜質が低下しない。
また、タングステン膜９のシート抵抗は膜厚２００ｎｍ
で１Ω／口と低いため、相互の接続にタングステンを介
しても、これによる接続抵抗の増加は無視できる。
第３図は本実施例の製造工程断面図を示す。
第３図０に示す如くＰ型シリコン基板１の主面にゲート
酸化膜２を形成し、この上に多結晶シリコン膜４を堆積
する。次に第３図（ｂ）のように、写真食刻法によりレ
ジストをマスクとして、多結晶シリコン、ゲート酸化膜
をエツチングし、開孔部を設ける。開孔後、多結晶シリ
コン膜及び開孔部のシリコン基板にリンまたはヒ素を拡
散し、Ｎ＋拡散領域８を形成する。次に第３図（Ｃ）に
示すように、多結晶シリコン膜４のパターン形成をし、
ソース・ドレイン領域及び拡散領域６の形成をリンまた
はヒ素のイオン注入法によシ行う。これを９ｏｏ℃程度
でチッ素ガスのような不活性ガス雰囲気でアニール処理
をした後、約５ｍＴＯｒｒの減圧下。
６３０℃で六フフ化タングステンと水素ガスを用いた減
圧気相成長法によシタングステン膜９を堆積する。タン
グステンは酸化膜２の露出面には成長せず、多結晶シリ
コン膜表面及び透孔の内面にのみ選択的に成長する。第
３図（Ｃ）のように、多結晶シリコン膜４と拡散領域８
が自己整合的に接続される。次に第３図（ｄ）に示すよ
うにプラズマ成長法によシ、シリコンナイト２イド膜１
０を堆積する。そして、最終工程で電極取り出し用の窓
を設け、アルミニウム１１で電極形成する。
〔実施例２〕 第４図（−）〜（ｅ）は２層の多結晶シリコン構造から
なるＭＯ８集積回路装置の製造方法を示す。第４図（ａ
）では第３図（−）と同様に、Ｐ型シリコン基板１の主
面にゲート酸化膜２．多結晶シリコン膜４を形成する。
次に、第４図（ｂ）に示すように多結晶シリコン膜４．
ゲート酸化膜２の写真食刻後、酸化し、眉間絶縁膜１２
及びゲート酸化膜１３を形成する。この上に第２層多結
晶シリコン１４を堆積Ｖる。次に第４図（Ｃ）に示すよ
うに、第２層多結晶−にリコン１４を写真食刻する。次
に第４図（ｄ）に示すように２層の多結晶シリコン間及
び多結晶シリコンと基板拡散領域と接続する部分を写真
食刻法により開孔する。これはレジストをマスクとして
、第１層多結晶シリコン４の上の眉間絶縁膜１２゜多結
晶シリコン膜１４ならびにゲート酸化膜１３の側の多結
晶シリコン膜４．ゲート酸化膜２または同１３又は層間
絶縁膜１２を連続してエツチングすることにより行う。
リンまたはヒ素をイオン注入し、テラ素のような不活性
ガス雰囲気でアニールをし、拡散領域１５．１６を形成
する。次に第４図（−）のように、気相成長法によりタ
ングステン１７を第２層多結晶シリコン１４の表面及び
透孔の内面にのみ選択的に堆積する。次に、層間絶縁膜
１８及び電極１９を形成する。　　′従来、２層多結晶
シリコン構造においては、結晶シリコン間及び多結晶シ
リコン膜と拡散領域間の接続を行うには、二度の開孔工
程が必要であったが、本実施例では第４図（ｄ）のよう
に一度のマスク工程で製造することが可能となる。
尚、上記実施例ではタングステンを用いて、その選択成
長性を利用して眉間の接続を行ったが、これは、タング
ステンと同様な選択成長性のある導電体膜が使用可能で
ある。また、かかる選択成長性のない他の導電性金属を
用いても適当な選択加工工程を導入すれば工程は複雑と
なるが同様な構造の実現は可能である。
以上説明したように、本発明ではゲート酸化膜上に多結
晶膜を形成した後、ゲート酸化膜のエツチング処理等を
行なうので、ゲート酸化膜をレジストマスクにより直接
エツチングする工程をなくすることがなく、多結晶膜下
のゲート酸化膜の汚れ、ピンホール発生の低減化、均一
性の向上を図ることができ、半導体装置の信頼性向上を
実現するものである。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は従来の一般的なＭＯ３電界効果
型トランジスタを含む半導体装置の製造工程断面図、第
２図は本発明により形成された半導体装置別の実施例に
係る製造工程断面図である。 １・・・・・・半導体基板、２・・・・・・ゲート酸化
膜、３・・・・・・フォトレジスト、４．１４・・・・
・・多結晶シリコン膜、５，６，８．１５・・・・・・
拡散領域、７，１０゜１８・・・・・・層間絶縁膜、９
，１７・・・・・・タングステン膜１．１１．１９・・
・・・・アルミニウム電極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 容３図

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上にゲート絶縁膜、多結晶半導体膜を
    順次形成する工程と、前記ゲート絶縁膜と前記多結晶半
    導体膜の所定部分に共通開口部を形成する工程と、前記
    共通開口部を介して前記半導体基板に不純物を導入して
    不純物領域を形成する工程と、前記不純物領域と前記多
    結晶半導体膜を導電体膜により接続する工程を含むこと
    を特徴とする半導体装置の製造方法。
  2. （２）導電体膜を形成する工程が化学的気相成長法によ
    りタングステン膜を形成する工程よりなることを特徴と
    する特許請求の範囲第（１）項に記載の半導体装置の製
    造方法。
  3. （３）半導体基板上に第１のゲート絶縁膜、第１の多結
    晶半導体膜を順次形成する工程と、前記第１′の多結晶
    半導体膜を選択的にエツチングする工程、と、前記第１
    の多結晶半導体膜及び前記半導体基板上に第２のゲート
    絶縁膜を介して第２の多結晶半導体膜を選択的に形成す
    る工程と、前記第１の多結晶半導体膜及び前記第１のゲ
    ート絶縁膜の所定部に第１の共通開口部を形成すると同
    時に前記第２の多結晶半導体膜及び前記第２のゲート絶
    縁膜の所定部に第２の共通開口部を形成する工程と、前
    記第１．第２の開口部を一介して前記第１．第２の多結
    晶半導体膜及び前記半導体基板を選択的に接続する工程
    を含むことを特徴とする半導体装置の製造方法。
JP57110176A 1982-06-25 1982-06-25 半導体装置の製造方法 Expired - Lifetime JPH0618213B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57110176A JPH0618213B2 (ja) 1982-06-25 1982-06-25 半導体装置の製造方法
EP83106119A EP0097918B1 (en) 1982-06-25 1983-06-22 Semiconductor device and method of making the same
DE8383106119T DE3376043D1 (en) 1982-06-25 1983-06-22 Semiconductor device and method of making the same
US07/265,355 US4948756A (en) 1982-06-25 1988-10-28 Method of making interconnects between polysilicon layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110176A JPH0618213B2 (ja) 1982-06-25 1982-06-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59965A true JPS59965A (ja) 1984-01-06
JPH0618213B2 JPH0618213B2 (ja) 1994-03-09

Family

ID=14528970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110176A Expired - Lifetime JPH0618213B2 (ja) 1982-06-25 1982-06-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4948756A (ja)
EP (1) EP0097918B1 (ja)
JP (1) JPH0618213B2 (ja)
DE (1) DE3376043D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883996A (en) * 1987-05-22 1989-11-28 Canon Kabushiki Kaisha Motor
JPH04233230A (ja) * 1990-06-28 1992-08-21 Internatl Business Mach Corp <Ibm> 半導体基板上の隔置されたシリコン領域の相互接続方法
US5640859A (en) * 1996-01-24 1997-06-24 Fromm; Wayne G. Tie-dyeing kit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
EP0173245B1 (en) * 1984-08-23 1989-03-29 Kabushiki Kaisha Toshiba Semiconductor memory device having a polycrystalline silicon layer
DE3683679D1 (de) * 1985-04-26 1992-03-12 Fujitsu Ltd Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung.
KR920010759A (ko) * 1990-11-16 1992-06-27 원본미기재 저 저항 접점을 제조하는 방법
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5332913A (en) * 1991-12-17 1994-07-26 Intel Corporation Buried interconnect structure for semiconductor devices
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US7309906B1 (en) * 2004-04-01 2007-12-18 Altera Corporation Apparatus and methods for providing highly effective and area efficient decoupling capacitance in programmable logic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451783A (en) * 1977-09-30 1979-04-23 Matsushita Electric Ind Co Ltd Manufacture of mos-type semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3544399A (en) * 1966-10-26 1970-12-01 Hughes Aircraft Co Insulated gate field-effect transistor (igfet) with semiconductor gate electrode
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
US4219925A (en) * 1978-09-01 1980-09-02 Teletype Corporation Method of manufacturing a device in a silicon wafer
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
US4254428A (en) * 1979-12-28 1981-03-03 International Business Machines Corporation Self-aligned Schottky diode structure and method of fabrication
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
JPH02886A (ja) * 1988-02-08 1990-01-05 Minolta Camera Co Ltd 画像形成装置の駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451783A (en) * 1977-09-30 1979-04-23 Matsushita Electric Ind Co Ltd Manufacture of mos-type semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883996A (en) * 1987-05-22 1989-11-28 Canon Kabushiki Kaisha Motor
JPH04233230A (ja) * 1990-06-28 1992-08-21 Internatl Business Mach Corp <Ibm> 半導体基板上の隔置されたシリコン領域の相互接続方法
US5640859A (en) * 1996-01-24 1997-06-24 Fromm; Wayne G. Tie-dyeing kit

Also Published As

Publication number Publication date
EP0097918B1 (en) 1988-03-16
EP0097918A1 (en) 1984-01-11
DE3376043D1 (en) 1988-04-21
US4948756A (en) 1990-08-14
JPH0618213B2 (ja) 1994-03-09

Similar Documents

Publication Publication Date Title
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4826781A (en) Semiconductor device and method of preparation
JPS58176975A (ja) 集積ｍｏｓ電界効果トランジスタ回路の製造方法
JPS6260812B2 (ja)
JPS59965A (ja) 半導体装置の製造方法
JP2623659B2 (ja) Ｍｉｓ型トランジスタの製造方法
JPS63207177A (ja) 半導体装置の製造方法
JP2778606B2 (ja) 容量素子の製造方法
JPS63278256A (ja) 半導体装置およびその製造方法
JPS61154150A (ja) 半導体装置の製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPH04123458A (ja) 半導体装置の製造方法
JPH02181918A (ja) 半導体装置の製造方法
JPH0936379A (ja) 薄膜トランジスタの製造方法
JPH01120026A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPS6057974A (ja) 半導体装置の製造方法
JPS63276244A (ja) 半導体装置の製造方法
JPH07249684A (ja) 半導体装置及びその製造方法
JPS6120154B2 (ja)
JPS607181A (ja) 半導体装置の製造方法
JPH0444250A (ja) 半導体装置の製造方法
JPH01287963A (ja) 半導体装置の製造方法
JPH03155131A (ja) 半導体装置の製造方法
JPH0513367A (ja) 半導体集積回路装置の製造方法