JPS61154150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61154150A JPS61154150A JP27762084A JP27762084A JPS61154150A JP S61154150 A JPS61154150 A JP S61154150A JP 27762084 A JP27762084 A JP 27762084A JP 27762084 A JP27762084 A JP 27762084A JP S61154150 A JPS61154150 A JP S61154150A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- contact hole
- point metal
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路において、接続穴部での配線
を平坦化し、断線のない良好な配線形成を目的とした半
導体装置の製造方法に関する。
を平坦化し、断線のない良好な配線形成を目的とした半
導体装置の製造方法に関する。
従来の技術
半導体集積回路の製造方法において、シリコン基板上に
形成した拡散層と配線との接続穴であるコンタクトホー
ル部に、化学気相成長法（ＣＶＤ法）によりタングステ
ン（Ｗ）膜を選択的に形成し、コンタクトホール部での
配線の平坦化を行う従来の方法を用い、二層配線を形成
した例を第３図（ａ）〜（ｄ）に工程順断面図で示し、
以下説明を行なう。
形成した拡散層と配線との接続穴であるコンタクトホー
ル部に、化学気相成長法（ＣＶＤ法）によりタングステ
ン（Ｗ）膜を選択的に形成し、コンタクトホール部での
配線の平坦化を行う従来の方法を用い、二層配線を形成
した例を第３図（ａ）〜（ｄ）に工程順断面図で示し、
以下説明を行なう。
まず、第３図（、）に示すようにシリコン基板１を熱酸
化しゲート酸化膜２を形成した後、リンをドープしたポ
リシリコンによりゲート電極３を形成する。つぎにゲー
ト電極３を注入マスクとして用い、ひ素イオンを注入し
、１ｏｏＯ℃、１０分のアニールを行ない拡散層４を形
成する。つぎにＣ・ＶＤ法により、第１の絶縁膜６を形
成した後、フォトリソグラフィ一工程およびドライエツ
チング工程によりコンタクトホール６を形成する。その
後、ソー覇スとしてＷＦ６、Ｈ２を用いＣＶＤ法により
第３図（ｂ）に示すようにコンタクトホール６にタング
ステンを選択的に形成しコンタクトホーを ル♂タングステン７で埋める。この場合のタングステン
の形成反応は下記の２つの式により進行している。
化しゲート酸化膜２を形成した後、リンをドープしたポ
リシリコンによりゲート電極３を形成する。つぎにゲー
ト電極３を注入マスクとして用い、ひ素イオンを注入し
、１ｏｏＯ℃、１０分のアニールを行ない拡散層４を形
成する。つぎにＣ・ＶＤ法により、第１の絶縁膜６を形
成した後、フォトリソグラフィ一工程およびドライエツ
チング工程によりコンタクトホール６を形成する。その
後、ソー覇スとしてＷＦ６、Ｈ２を用いＣＶＤ法により
第３図（ｂ）に示すようにコンタクトホール６にタング
ステンを選択的に形成しコンタクトホーを ル♂タングステン７で埋める。この場合のタングステン
の形成反応は下記の２つの式により進行している。
２ＷＦ ＋３Ｓｉ → ２Ｗ＋３８ＩＦ４↑ （１
）ＷＦ６＋ａＨ２→ Ｗ＋ｓＨＦ ↑ （２）シリ
コン基板上にタングステン膜を選択的に形成する場合、
反応初期において（１）式の反応が生じ、その後、シリ
コン基板上にタングステン膜が１５０人程度以上形成さ
れると、タングステン膜自身が触媒となり、（２）式の
反応が生じタングステン膜上にタングステン膜が選択的
に形成されることにより、コンタクトホール６をタング
ステン７で埋める。つぎに、配線用のアルミニウム膜１
３をスノ（ツタ法により形成し、フォトリソグラフィ一
工程およびエツチング工程により第１のアルミニウム膜
１３のパターニングを行ない配線を形成する。
）ＷＦ６＋ａＨ２→ Ｗ＋ｓＨＦ ↑ （２）シリ
コン基板上にタングステン膜を選択的に形成する場合、
反応初期において（１）式の反応が生じ、その後、シリ
コン基板上にタングステン膜が１５０人程度以上形成さ
れると、タングステン膜自身が触媒となり、（２）式の
反応が生じタングステン膜上にタングステン膜が選択的
に形成されることにより、コンタクトホール６をタング
ステン７で埋める。つぎに、配線用のアルミニウム膜１
３をスノ（ツタ法により形成し、フォトリソグラフィ一
工程およびエツチング工程により第１のアルミニウム膜
１３のパターニングを行ない配線を形成する。
つぎにＣＶＤ法により第２の絶縁膜１ｏを形成し、一層
目と同様の方法によりコンタクトホールを形成後、ＣＶ
Ｄ法によりコンタクトホール部にタングステン１４を選
択的に形成する。つぎに第２のアルミニウム膜１６をス
パッタ法により形成した後、第１のアルミニウム膜１３
の場合と同様にバターニングにより、２層目の配線を形
成する。
目と同様の方法によりコンタクトホールを形成後、ＣＶ
Ｄ法によりコンタクトホール部にタングステン１４を選
択的に形成する。つぎに第２のアルミニウム膜１６をス
パッタ法により形成した後、第１のアルミニウム膜１３
の場合と同様にバターニングにより、２層目の配線を形
成する。
（参考文献； Ｔ 、 Ｍｏｒｉｇａ ｅｔ ａｌ 、
” Ａ ＰＬＡＮＡＲＭＥＴＡＬＬＩＺＡＴＩＯＮ
ＰＲα：ＥＳＳ −ＩＴＳ ＡＰＰＬＩＣＡＴＩ
ＯＮＴｏ ＴＲｌ−ＬＥＶＥＬ ＡＬｔｌＭＩＮｔ
ｌＭ ＩＮＴＥＲＯＤＮＥＣｒｌＯＮ ”ＩＩＩ）Ｍ
’ ８３ ＰＰ ５５０〜５５３ ）発明が解決し
ようとする問題点 上記方法によりコンタクトホール部へタングステンを選
択的に形成し、スパッタ法によりアルミニウム膜を形成
した場合、コンタクトホール部での平坦化は可能である
が、第３図（ｄ）に示すようにゲート電極端の段差部で
はスパッタ法により形成したアルミニウム膜のカバレッ
ジ特性は悪い。第３２の絶縁膜、第２のアルミニウム膜
を形成すると、装差部でのカバレッジはさらに悪くなる
ため、多層配線の形成においてアルミニウム膜による配
線の断線、あるいはエレクトロマイグレーションによる
配線抵抗の劣化等の問題をひき起こす。また配線にアル
ミニウム膜を用いるため高温処理ができない等の問題が
ある。
” Ａ ＰＬＡＮＡＲＭＥＴＡＬＬＩＺＡＴＩＯＮ
ＰＲα：ＥＳＳ −ＩＴＳ ＡＰＰＬＩＣＡＴＩ
ＯＮＴｏ ＴＲｌ−ＬＥＶＥＬ ＡＬｔｌＭＩＮｔ
ｌＭ ＩＮＴＥＲＯＤＮＥＣｒｌＯＮ ”ＩＩＩ）Ｍ
’ ８３ ＰＰ ５５０〜５５３ ）発明が解決し
ようとする問題点 上記方法によりコンタクトホール部へタングステンを選
択的に形成し、スパッタ法によりアルミニウム膜を形成
した場合、コンタクトホール部での平坦化は可能である
が、第３図（ｄ）に示すようにゲート電極端の段差部で
はスパッタ法により形成したアルミニウム膜のカバレッ
ジ特性は悪い。第３２の絶縁膜、第２のアルミニウム膜
を形成すると、装差部でのカバレッジはさらに悪くなる
ため、多層配線の形成においてアルミニウム膜による配
線の断線、あるいはエレクトロマイグレーションによる
配線抵抗の劣化等の問題をひき起こす。また配線にアル
ミニウム膜を用いるため高温処理ができない等の問題が
ある。
本発明は、上記問題点を解決するものであり、微細化、
高集積化、高速化および三次元化を要する超ＬＳＩにお
いて有効な半導体装置の製造方法を提供する。
高集積化、高速化および三次元化を要する超ＬＳＩにお
いて有効な半導体装置の製造方法を提供する。
問題点を解決するだめの手段
本発明、コンタクトホール部に高融点金属をＣＶＤ１に
より選択的に形成し、コンタクトホールを高融点金属で
埋めた後、反応室内にシランガスを導入することにより
高融点金属膜成長の核となる高融点金属シリサイド膜を
コンタクトホール部の高融点金属上のみならず、コンタ
クトホール部以外の絶縁膜上にも形成し、その後、この
高融点金属シリサイド膜上に高融点金属を形成してステ
ップカバレッジの良好な配線を形成するものである。
より選択的に形成し、コンタクトホールを高融点金属で
埋めた後、反応室内にシランガスを導入することにより
高融点金属膜成長の核となる高融点金属シリサイド膜を
コンタクトホール部の高融点金属上のみならず、コンタ
クトホール部以外の絶縁膜上にも形成し、その後、この
高融点金属シリサイド膜上に高融点金属を形成してステ
ップカバレッジの良好な配線を形成するものである。
作 用
本発明によると、コンタクトホール部を高融点金属で埋
めた後、ＣＶＤ法により高融点金属シリサイド膜をウェ
ハー表面に一様に形成するためコンタクトホール部での
平坦化が可能なことと、ＣＶＤ＆で高融点シリサイド膜
を形成するため段差部でのステップカバレッジが良好で
あり、配線の断線、あるいは極端に膜厚が薄くなる部分
がなく良好な配線の形成が可能である。またシリサイド
膜であるため下地の絶縁膜との密着性も良い。また配線
が高融点金属であるため配線形成後、高温処理が可能で
あり多層化あるいは三次元化を目的とした半導体装置の
製造に非常に有利である。
めた後、ＣＶＤ法により高融点金属シリサイド膜をウェ
ハー表面に一様に形成するためコンタクトホール部での
平坦化が可能なことと、ＣＶＤ＆で高融点シリサイド膜
を形成するため段差部でのステップカバレッジが良好で
あり、配線の断線、あるいは極端に膜厚が薄くなる部分
がなく良好な配線の形成が可能である。またシリサイド
膜であるため下地の絶縁膜との密着性も良い。また配線
が高融点金属であるため配線形成後、高温処理が可能で
あり多層化あるいは三次元化を目的とした半導体装置の
製造に非常に有利である。
実施例
以下本発明の実施例を用いて、本発明を具体的に詳述す
る。第１図は本発明の実施例過程で得られた半導体装置
の主要断面図であり、第２図（ａ）〜（ｄ）は本発明の
実施例に際し、タングステンを配線のシリコン基板１を
熱酸化し、２ｏｏへのゲート酸化膜２の形成を行なった
後、ゲート酸化膜２上にリンをドープしたポリシリコン
を形成し１．＜ターニングを行ない、同ポリシリコンに
よるゲート電極３を形成する。つぎに、ゲート電極３を
イオン注入のマスクとして用い、ひ素イオンに注入し、
１０００℃のＮ２ガス中で１０分アニールを行ない拡散
層４を形成する。つぎに、ＣＶＤ法により８ｏｏｏ人の
絶縁膜６を形成した後、フォ） ＩＪソグラフィ一工程
およびドライエツチング工程によりコンタクトホール６
を形成する。その後、ＣＶＤ装置の反応室内でウェノ・
−を４００℃に加熱しソースガスとしてＷＦ６・Ｎ２を
用い、第２図（ｂ）に示すように、コンタクトホール６
にタングステンを選択的に形成し、コンタクトホール６
をタングステン７で埋める。その後反応室内に水素ガス
の導入を止め、シランガスを導入することによりタング
ステン膜９成長の核となるタングステンシリサイド膜８
を下記の反応に基づきコンタクトホールｅに形成したタ
ングステン膜７および絶縁膜６上にＣＶＤ法により、（
３）式の反応過程を利用して、連続的に成長させる。
る。第１図は本発明の実施例過程で得られた半導体装置
の主要断面図であり、第２図（ａ）〜（ｄ）は本発明の
実施例に際し、タングステンを配線のシリコン基板１を
熱酸化し、２ｏｏへのゲート酸化膜２の形成を行なった
後、ゲート酸化膜２上にリンをドープしたポリシリコン
を形成し１．＜ターニングを行ない、同ポリシリコンに
よるゲート電極３を形成する。つぎに、ゲート電極３を
イオン注入のマスクとして用い、ひ素イオンに注入し、
１０００℃のＮ２ガス中で１０分アニールを行ない拡散
層４を形成する。つぎに、ＣＶＤ法により８ｏｏｏ人の
絶縁膜６を形成した後、フォ） ＩＪソグラフィ一工程
およびドライエツチング工程によりコンタクトホール６
を形成する。その後、ＣＶＤ装置の反応室内でウェノ・
−を４００℃に加熱しソースガスとしてＷＦ６・Ｎ２を
用い、第２図（ｂ）に示すように、コンタクトホール６
にタングステンを選択的に形成し、コンタクトホール６
をタングステン７で埋める。その後反応室内に水素ガス
の導入を止め、シランガスを導入することによりタング
ステン膜９成長の核となるタングステンシリサイド膜８
を下記の反応に基づきコンタクトホールｅに形成したタ
ングステン膜７および絶縁膜６上にＣＶＤ法により、（
３）式の反応過程を利用して、連続的に成長させる。
ＷＦｅ ＋ ２ Ｓ Ｉ Ｈ４→Ｗ Ｓ １２ ＋ ６
ＨＦ↑＋Ｈ２↑ （３）その後、シランガスの導入を
止め、再び水素ガスを導入して、下記の反応に基づきタ
ングステンシリサイド膜８上にタングステン膜９をＣＶ
Ｄ１により、（４）式の反応過程を利用して、連続して
成長させる。
ＨＦ↑＋Ｈ２↑ （３）その後、シランガスの導入を
止め、再び水素ガスを導入して、下記の反応に基づきタ
ングステンシリサイド膜８上にタングステン膜９をＣＶ
Ｄ１により、（４）式の反応過程を利用して、連続して
成長させる。
ＷＦ６＋ｓＨ２→Ｗ＋３ＨＦ↑ （樽この反
応はタングステンシリサイドが触媒となり進行するもの
であり、タングステンシリサイド膜８の形成はタングス
テン膜９の成長のだめの核を形成するものである。タン
グステン膜９の膜厚は８０００人でおる。第１図は、こ
れまでの過程で製造された半導体装置の断面図である。
応はタングステンシリサイドが触媒となり進行するもの
であり、タングステンシリサイド膜８の形成はタングス
テン膜９の成長のだめの核を形成するものである。タン
グステン膜９の膜厚は８０００人でおる。第１図は、こ
れまでの過程で製造された半導体装置の断面図である。
その後バターニングを行ない、８０００人の二層目の絶
縁膜１０ｆ：ＣＶＤ法で形成する。つぎに、一層目の場
合と同様にコンタクトホールを形成後、同様の方法によ
り、コンタクトホール部をタングステンで埋めた後連続
してタングステンシリサイド膜１１を形成し、さらに連
続してタングステン膜１２を形成し、パターニングを行
ない、二層目の配線を行なうことにより、第２図（ｄｌ
の二層配線構造のものが得られる。
縁膜１０ｆ：ＣＶＤ法で形成する。つぎに、一層目の場
合と同様にコンタクトホールを形成後、同様の方法によ
り、コンタクトホール部をタングステンで埋めた後連続
してタングステンシリサイド膜１１を形成し、さらに連
続してタングステン膜１２を形成し、パターニングを行
ない、二層目の配線を行なうことにより、第２図（ｄｌ
の二層配線構造のものが得られる。
発明の効果
本発明によれば、コンタクトホールを高融点金属で埋め
コンタクトホール部での配線を平坦化すると共に、コン
タクトホール部を高融点金属で埋めた後連続して高融点
金属シリサイド膜をＣＶＤ法にて形成し、さらに連続し
て高誘点金属膜を形成するため段差部でのカバレッジが
良好であり、断線等の不良が発生しにくい配線形成が可
能である。またシリサイド膜を挾んだ構造であるため下
地の絶縁膜との密着性もすぐれている。また配線が高融
点金属で形成できるため、配線形成後高温処理が可能と
なり、多層配線あるいは三次元の半導体装置の製造に極
めて有利である。
コンタクトホール部での配線を平坦化すると共に、コン
タクトホール部を高融点金属で埋めた後連続して高融点
金属シリサイド膜をＣＶＤ法にて形成し、さらに連続し
て高誘点金属膜を形成するため段差部でのカバレッジが
良好であり、断線等の不良が発生しにくい配線形成が可
能である。またシリサイド膜を挾んだ構造であるため下
地の絶縁膜との密着性もすぐれている。また配線が高融
点金属で形成できるため、配線形成後高温処理が可能と
なり、多層配線あるいは三次元の半導体装置の製造に極
めて有利である。
第１図は本発明の実施例過程で得られる半導体装置の断
面図、第２図（ａ）〜（ｄ）は本発明の実施例の工程順
断面図、第３図体）〜（ｄ）は従来例の工程順断面図で
ある。 １・・・・・・シリコン基板、２・・・・・・ゲート酸
化膜、３・・・・・・ポリシリコン・ゲート電極、４・
・・・・・拡散層、５・・・・・・絶縁膜、６・・・・
・・コンタクトホール、７・・・・・・タングステン、
８・・・・・・タングステンシリサイド膜、９・・・・
・・タングステン膜。 代理人の氏名 弁理士 中 尾 敬男 ほか１名第１図 、９ ５−ゴングクー玉−ル ７−＃ンクズテン 第２図
面図、第２図（ａ）〜（ｄ）は本発明の実施例の工程順
断面図、第３図体）〜（ｄ）は従来例の工程順断面図で
ある。 １・・・・・・シリコン基板、２・・・・・・ゲート酸
化膜、３・・・・・・ポリシリコン・ゲート電極、４・
・・・・・拡散層、５・・・・・・絶縁膜、６・・・・
・・コンタクトホール、７・・・・・・タングステン、
８・・・・・・タングステンシリサイド膜、９・・・・
・・タングステン膜。 代理人の氏名 弁理士 中 尾 敬男 ほか１名第１図 、９ ５−ゴングクー玉−ル ７−＃ンクズテン 第２図
Claims (2)
- （１）シリコン基板上に形成した絶縁膜にシリコン基板
との接続穴を形成する工程と、化学気相成長法により高
融点金属を上記接続穴に選択的に形成し上記接続穴を高
融点金属で埋める工程と、高融点金属で埋めた上記接続
穴上および上記絶縁膜上に連続して高融点金属シリサイ
ド膜と形成する工程と、上記高融点金属シリサイド膜上
に連続して高融点金属膜を形成する工程とを備えた半導
体装置の製造方法。 - （２）高融点金属が、モリブデンまたはタングステンか
らなる特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27762084A JPS61154150A (ja) | 1984-12-27 | 1984-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27762084A JPS61154150A (ja) | 1984-12-27 | 1984-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61154150A true JPS61154150A (ja) | 1986-07-12 |
Family
ID=17585954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27762084A Pending JPS61154150A (ja) | 1984-12-27 | 1984-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154150A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133550A (ja) * | 1986-11-26 | 1988-06-06 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPH01181419A (ja) * | 1988-01-11 | 1989-07-19 | Fujitsu Ltd | 気相成長法 |
-
1984
- 1984-12-27 JP JP27762084A patent/JPS61154150A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133550A (ja) * | 1986-11-26 | 1988-06-06 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPH0587133B2 (ja) * | 1986-11-26 | 1993-12-15 | Kogyo Gijutsuin | |
| JPH01181419A (ja) * | 1988-01-11 | 1989-07-19 | Fujitsu Ltd | 気相成長法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413876B2 (ja) | 半導体装置 | |
| US5654237A (en) | Method of manufacturing semiconductor device | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPH0343778B2 (ja) | ||
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| KR900008387B1 (ko) | 반도체장치 제조방법 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 | |
| JPS5974668A (ja) | 集積回路接点構造体 | |
| JPS6213051A (ja) | 半導体装置の製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH0554263B2 (ja) | ||
| JPS61166143A (ja) | 半導体装置の製造方法 | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH08340106A (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| JPS6119172A (ja) | Ｍｏｓ型半導体装置の製造方法 |