JPS5972568A - 画像変換装置 - Google Patents
画像変換装置Info
- Publication number
- JPS5972568A JPS5972568A JP57184336A JP18433682A JPS5972568A JP S5972568 A JPS5972568 A JP S5972568A JP 57184336 A JP57184336 A JP 57184336A JP 18433682 A JP18433682 A JP 18433682A JP S5972568 A JPS5972568 A JP S5972568A
- Authority
- JP
- Japan
- Prior art keywords
- image
- input
- pixel
- signal
- picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 description 25
- 230000009466 transformation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 241000272814 Anser sp. Species 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、ディジタル的な信号処理によって画像の幾
何学的変換を行なうようにした画像変換装置に関する。
何学的変換を行なうようにした画像変換装置に関する。
この発明は、放送用特殊効果装置やアニメーション作成
装置として用いられる。
装置として用いられる。
「背景技術とその問題点」
ディジタルビデオ信号を処理して、原画像が幾何学的に
変換された画像を形成するひとつの方法として、書込ア
ドレス制御方式と称されるものがある。この書込アドレ
ス制御方式についてｉｔ図及び第２図を参照して説明す
る。
変換された画像を形成するひとつの方法として、書込ア
ドレス制御方式と称されるものがある。この書込アドレ
ス制御方式についてｉｔ図及び第２図を参照して説明す
る。
第１図において、 ＩＭｌが入力画像を示し、 ＩＭ
茸が出力画像を示し、入力画像の画素が白いドツトで示
され、出力画像■Ｍ鵞の画素がＸマークで示されている
。これら入力画像ＩＭＩ及び出力画像ＩＭ２は、同一形
状で、夫々の画素は、同一位置く配されている。各画素
の位置は、入力画像ＩＭ、に訃いては、（ｘ鼠、ｙｌ）
ｌ！Ｉ標により表わされ、出力画像ＩＭ２にｋいては、
（Ｘ２１ｙ２）座標によシ表わされる。
茸が出力画像を示し、入力画像の画素が白いドツトで示
され、出力画像■Ｍ鵞の画素がＸマークで示されている
。これら入力画像ＩＭＩ及び出力画像ＩＭ２は、同一形
状で、夫々の画素は、同一位置く配されている。各画素
の位置は、入力画像ＩＭ、に訃いては、（ｘ鼠、ｙｌ）
ｌ！Ｉ標により表わされ、出力画像ＩＭ２にｋいては、
（Ｘ２１ｙ２）座標によシ表わされる。
そして、入力画像がスキャンされ、このスキャンされた
入力画像ＩＭＩの画素が座標変換によって出力画像ＩＭ
！の座標上のどの位置になるかが求められる。この座標
変換は、目的とする幾何学的変換で定まるものである。
入力画像ＩＭＩの画素が座標変換によって出力画像ＩＭ
！の座標上のどの位置になるかが求められる。この座標
変換は、目的とする幾何学的変換で定まるものである。
この変換によって求められた出力画像ＩＪＪｚ上の位置
に最も近い位置の画素に、入力画素ＩＭＩの変換された
画素が割シ当てられる。ディジタル信号処理においては
、入力画像ＩＭＩ及び出力画像ＩＭｍと夫々対応する画
像メモリが設けられ１画素の位置が画像メモリのアドレ
スと対応させられ、１画像が例えば８ビツトのデータと
される。また、３次元の画像変換を行なうためには、深
さ方向の座標軸も必要とされる。
に最も近い位置の画素に、入力画素ＩＭＩの変換された
画素が割シ当てられる。ディジタル信号処理においては
、入力画像ＩＭＩ及び出力画像ＩＭｍと夫々対応する画
像メモリが設けられ１画素の位置が画像メモリのアドレ
スと対応させられ、１画像が例えば８ビツトのデータと
される。また、３次元の画像変換を行なうためには、深
さ方向の座標軸も必要とされる。
また１画像変換の他の方法として読出しアドレス制御方
式がある。この読出しアドレス制御方式は、入力画像Ｉ
ＭＩの座標（ｘ＋、ｙｌ）から出力画像ＩＭ冨の座標（
ｘ２ ＋ ｙ＊）への変換についての逆変換を求め、こ
の逆変換で求められた出力画像ＩＭ２の各画素の入力画
伝ＩＭＩ上の位置に最も近い入力画像ＩＭ、の画素を取
シ出し、これを出力画像ＩＭ２の各画素にＷ１］シ描て
るものである。
式がある。この読出しアドレス制御方式は、入力画像Ｉ
ＭＩの座標（ｘ＋、ｙｌ）から出力画像ＩＭ冨の座標（
ｘ２ ＋ ｙ＊）への変換についての逆変換を求め、こ
の逆変換で求められた出力画像ＩＭ２の各画素の入力画
伝ＩＭＩ上の位置に最も近い入力画像ＩＭ、の画素を取
シ出し、これを出力画像ＩＭ２の各画素にＷ１］シ描て
るものである。
このように、書込アドレス制御方式は、入力画像ＩＭＩ
の座標を基準として出力画像メモリの書込みアドレスを
制御するものである。また、続出アドレス制御方式は、
出力画像ＩＭ２の座村を基準として入力画像メそりの読
出しアドレスを制御するものである。読出しアドレス制
御方式では、逆変換を求める演算が非常Ｋ ＋ｆｉ雑と
をシ、そのためのハードウェアも大観わ）となる問題が
ある。これに対して、書込アドレス制御力式は、逆変換
を求めなくて良い利点がある。しかし、書込アドレス制
御方式は、入力画像ＩＭＩの画素が割シ当てられない画
素が出力画像ＩＭ２において生じる欠点がある。
の座標を基準として出力画像メモリの書込みアドレスを
制御するものである。また、続出アドレス制御方式は、
出力画像ＩＭ２の座村を基準として入力画像メそりの読
出しアドレスを制御するものである。読出しアドレス制
御方式では、逆変換を求める演算が非常Ｋ ＋ｆｉ雑と
をシ、そのためのハードウェアも大観わ）となる問題が
ある。これに対して、書込アドレス制御力式は、逆変換
を求めなくて良い利点がある。しかし、書込アドレス制
御方式は、入力画像ＩＭＩの画素が割シ当てられない画
素が出力画像ＩＭ２において生じる欠点がある。
書込アドレス制御方式によって入力画像ＩＭ１を４５°
回転させる幾何学的変換を行なう場合、＃Ｊ２図Ａに示
す入力画像ＩＭＩの４個の画素ａｌ ｖ ａｌ ｔａ３
１ ａ４は、出力画像１Ｍ！においては、第２図ＢＫ示
す位置となる。そして、変換後の画素ａ！〜ａ４の夫々
に最も近い出方画像の４個の画素ｂｌ ＋１）１ｗｂ３
ｒ ｂ４が割り合てられる。したがって、出力画像ＩＭ
２０画素１）＋ｓＫは１割当てられる画像データが存在
しないことになる。このように、書込アドレス制御方式
においては、出力画素の間欠が生じる欠点がある。
回転させる幾何学的変換を行なう場合、＃Ｊ２図Ａに示
す入力画像ＩＭＩの４個の画素ａｌ ｖ ａｌ ｔａ３
１ ａ４は、出力画像１Ｍ！においては、第２図ＢＫ示
す位置となる。そして、変換後の画素ａ！〜ａ４の夫々
に最も近い出方画像の４個の画素ｂｌ ＋１）１ｗｂ３
ｒ ｂ４が割り合てられる。したがって、出力画像ＩＭ
２０画素１）＋ｓＫは１割当てられる画像データが存在
しないことになる。このように、書込アドレス制御方式
においては、出力画素の間欠が生じる欠点がある。
「発明の目的」
この発明は、書込アドレス制御方式の画像変換装置にお
・ける問題点を解決するものである。この発明は、出力
画素の間欠を防止した画像変換装置の実現を目的とする
ものである。また、この発明は、演算などの処理をパイ
プライン制御方式によって行なうことが可能なＩＩ！ｊ
像変換装置の提供を目的とするものである。
・ける問題点を解決するものである。この発明は、出力
画素の間欠を防止した画像変換装置の実現を目的とする
ものである。また、この発明は、演算などの処理をパイ
プライン制御方式によって行なうことが可能なＩＩ！ｊ
像変換装置の提供を目的とするものである。
「発明の概袈」
この発明は、入力画像信号の各画素の信号に基いて仮想
入力画素の信号を１画面内の各部分の拡大率に応じて形
成し、変換パターンに従って入力画像信号の各画素の信
号及び仮想入力画素の信号を出力側の画像メモリに書込
み、出力側の画像メモリから各画素の信号及び仮想入力
画素の信号を順次読出し、変換された出力画像を形成す
るようにしたものである。また、仁の発明は、仮想入力
画素を入力画像の全面にわたって均一に形成するもので
ある。
入力画素の信号を１画面内の各部分の拡大率に応じて形
成し、変換パターンに従って入力画像信号の各画素の信
号及び仮想入力画素の信号を出力側の画像メモリに書込
み、出力側の画像メモリから各画素の信号及び仮想入力
画素の信号を順次読出し、変換された出力画像を形成す
るようにしたものである。また、仁の発明は、仮想入力
画素を入力画像の全面にわたって均一に形成するもので
ある。
「実施例」
第３図は、この発明の一実施ρｌの構成を保し。
１が入力画像データが供給され、１フレームの画像デー
タが書込まれる画像メモリであり、２が出力画像データ
が書込まれる画像メモリである。
タが書込まれる画像メモリであり、２が出力画像データ
が書込まれる画像メモリである。
画像メモリ１から順次読出された画像データが仮想画素
付加回路３に供給され、仮想画素が付加される。
付加回路３に供給され、仮想画素が付加される。
この一実施例では、入力画像と出力画像との間で画面の
局所的な拡大率が全画面にわたって一定値におさえられ
ていることを両折として、仮想入力画素を全画面で均一
にとっている。、第４図において、白いドツトが原入力
画素を示している。第４図Ｕ−ｆＩ４式的なもので、縦
が４画素で横が５画素としている。そして、第４図にお
いて黒ドツトで示すよ５ Ｋ 、’ｉ！ｄｉｍ間の距離
が原入力画素に関するものの１／２となるように、仮想
入力画素が均一に付加される。したがって、原入力画素
と仮想人力画素とを合計した画票数は、（８Ｘ１０＝８
０）とな９．４倍に増加するものとなる。このような仮
想入力１Ｌｉ１１素は、仮想画素付加回路３にかいて線
形補間によって形成することができる。
局所的な拡大率が全画面にわたって一定値におさえられ
ていることを両折として、仮想入力画素を全画面で均一
にとっている。、第４図において、白いドツトが原入力
画素を示している。第４図Ｕ−ｆＩ４式的なもので、縦
が４画素で横が５画素としている。そして、第４図にお
いて黒ドツトで示すよ５ Ｋ 、’ｉ！ｄｉｍ間の距離
が原入力画素に関するものの１／２となるように、仮想
入力画素が均一に付加される。したがって、原入力画素
と仮想人力画素とを合計した画票数は、（８Ｘ１０＝８
０）とな９．４倍に増加するものとなる。このような仮
想入力１Ｌｉ１１素は、仮想画素付加回路３にかいて線
形補間によって形成することができる。
葭想入力画素は１局所的な拡大率に応じた密度で形成す
るようにしＣも良い。つまシ、入力画像のＭ、数画素を
よむ領域毎に拡大率を求め、拡大率が大きい領域はど付
加する仮想入力画素を増し。
るようにしＣも良い。つまシ、入力画像のＭ、数画素を
よむ領域毎に拡大率を求め、拡大率が大きい領域はど付
加する仮想入力画素を増し。
入力画素の密度を高くするのである。
仮想画素付加回路３から現れる原入力画素及び仮想入力
画素が専用ハードウェア４に供給される。
画素が専用ハードウェア４に供給される。
画１象メモリ１からの画像データの書込及び続出がプロ
セッサ５により市１ｊＪされ、また、この画像メモリ１
の読出しアドレスと画像変換パターンと対応する変換式
とから画像メモリ２の書込アドレスがプロセッサ５にお
いて求められる。つまシ、ｆロセツサ５は、入力画像の
どの部分がどこに変換されるかを計算し１画像メモＩＪ
Ｉ Ｋ対して必要な画素のアクセス命令を与える。こ
の変換式としては、線形変換で近似するもの、入力画像
を多数の矩形のブロックに分割すると共に、出力画像を
多数の多角形で近似するものなどを用いることができる
。プロセッサ５と関連して入出力装置６が設けられ１画
像変換パターンの種類の指定などが行なわれる。
セッサ５により市１ｊＪされ、また、この画像メモリ１
の読出しアドレスと画像変換パターンと対応する変換式
とから画像メモリ２の書込アドレスがプロセッサ５にお
いて求められる。つまシ、ｆロセツサ５は、入力画像の
どの部分がどこに変換されるかを計算し１画像メモＩＪ
Ｉ Ｋ対して必要な画素のアクセス命令を与える。こ
の変換式としては、線形変換で近似するもの、入力画像
を多数の矩形のブロックに分割すると共に、出力画像を
多数の多角形で近似するものなどを用いることができる
。プロセッサ５と関連して入出力装置６が設けられ１画
像変換パターンの種類の指定などが行なわれる。
専用ハードウェア４に求められた画像メモリ２の書込ア
ドレスに入力画素が畳込まれる。同一の書込アドレスに
対して２回以上の書込がされるときは、最新の入力画素
が書込まれる。この画像メモリ２からの続出しは、一定
の順序に従ってなされ１画像メモリ２から出力画像デー
タが取り出される。
ドレスに入力画素が畳込まれる。同一の書込アドレスに
対して２回以上の書込がされるときは、最新の入力画素
が書込まれる。この画像メモリ２からの続出しは、一定
の順序に従ってなされ１画像メモリ２から出力画像デー
タが取り出される。
カラー画像の場合１画像メモリ１．仮想ｌ！１１ｉ素付
加回路３．専用ハードウェア４２画像メモリ２がカラー
ビデオ信号の各コンポーネント（Ｙ、Ｕ。
加回路３．専用ハードウェア４２画像メモリ２がカラー
ビデオ信号の各コンポーネント（Ｙ、Ｕ。
Ｖ）毎に設けられている。
また、仮想入力画素を全−面にわたって均一に発生させ
、原入力画素及び仮想入力画素からなる入力画素が均一
に存在しているので、専用ノ・−ドウエア４に訃いてパ
イプライン方式でデータ処理を行なうことができる。パ
イプライン方式の処理とは、あるクロックに同期して処
理データが各環部を流れていく方式のことである。この
パイプライン方式を行なうためには、各処理データの各
処理部分での処理が同一時間ですむ必要がある。そして
、パイプライン方式を用いる仁とＫよ勺、ノ１−ドウエ
アの簡単化と高速のデータ処理が可能となる。前述のよ
うに、仮想入力画素を付加することによって、入力画素
が４倍に増加しているために、専用ハードウェア４では
、４倍のスぎ一ドでデータ処理を行なう必要がある。し
たがってパイプライン方式を用いることは、このような
必要に対して有効である。
、原入力画素及び仮想入力画素からなる入力画素が均一
に存在しているので、専用ノ・−ドウエア４に訃いてパ
イプライン方式でデータ処理を行なうことができる。パ
イプライン方式の処理とは、あるクロックに同期して処
理データが各環部を流れていく方式のことである。この
パイプライン方式を行なうためには、各処理データの各
処理部分での処理が同一時間ですむ必要がある。そして
、パイプライン方式を用いる仁とＫよ勺、ノ１−ドウエ
アの簡単化と高速のデータ処理が可能となる。前述のよ
うに、仮想入力画素を付加することによって、入力画素
が４倍に増加しているために、専用ハードウェア４では
、４倍のスぎ一ドでデータ処理を行なう必要がある。し
たがってパイプライン方式を用いることは、このような
必要に対して有効である。
画像変換の一例を第５図に示す。この画像変換は、アル
ファベットの４文字からなる入力画像ＩＭＩを、第５図
Ｂに示すように１円筒面に伸縮なく巻きつけ、これを透
視変換によって見た場合のような出力画像ＩＭｌに変換
するものである。この変換において、入力画像中の任意
の２点をとシ。
ファベットの４文字からなる入力画像ＩＭＩを、第５図
Ｂに示すように１円筒面に伸縮なく巻きつけ、これを透
視変換によって見た場合のような出力画像ＩＭｌに変換
するものである。この変換において、入力画像中の任意
の２点をとシ。
この２点と対応する出力画像中の２点を考えると。
入力画像中の２点間の距離と比べて出力画像中の２点間
の距離は、決して大きくならない。
の距離は、決して大きくならない。
また第６図Ａに示す入力画像ＩＭｉを第ｓｎＢ。
第６図Ｃ１及び第６図りに示すような出力画像ＩＭ２に
夫々変換する場合でも、出力画像のどの部分も入力画像
よシ引き伸ばされていない。この第５図及び第６図に示
されるように、実際に用いられる画像変換は１局所的な
拡大率が１以下の一定値に訃さえられている場合が多い
。
夫々変換する場合でも、出力画像のどの部分も入力画像
よシ引き伸ばされていない。この第５図及び第６図に示
されるように、実際に用いられる画像変換は１局所的な
拡大率が１以下の一定値に訃さえられている場合が多い
。
このように１画像の拡大率が１以下の一定値におさえら
れている場合に、この一実施例のようＫ。
れている場合に、この一実施例のようＫ。
入力画像の密度を４倍とすることによシ画素の間欠が生
じることを必ず防止することができる。この点について
、第７図を参照して説明する。
じることを必ず防止することができる。この点について
、第７図を参照して説明する。
第７図Ａは、入力画像ＩＭＩの入力画素及び仮想入力画
素を示す。この入力画素の隣接するもの同士の水平方向
及び垂直方向の距離を０．５とすると。
素を示す。この入力画素の隣接するもの同士の水平方向
及び垂直方向の距離を０．５とすると。
入力画像中の任意の点に対して１−の距離以内に必らす
原入力画素又は仮想入力画素が存在している。
原入力画素又は仮想入力画素が存在している。
したがって、第７図Ａ及び第７図Ｂに示すように。
出力画像ＩＭ、の変換領域１内にある画素８に対応する
入力画像ＩＭｌ中の点９を考えれば、この点９力画素が
存在することになる。この点９と原入力画素又は仮想入
力画素との距離は、変換後に伸びることがないとしてｈ
るから、第７図Ｂに示すように１画素８から’（＜０．
６）粒内の所忙、必ず原入力画素又は仮想入力画素に変
換を施した点が存在するととＫなる。したがって１画素
８に画像データが割当てられないような出力画素の間欠
が生じることを防止できる。
入力画像ＩＭｌ中の点９を考えれば、この点９力画素が
存在することになる。この点９と原入力画素又は仮想入
力画素との距離は、変換後に伸びることがないとしてｈ
るから、第７図Ｂに示すように１画素８から’（＜０．
６）粒内の所忙、必ず原入力画素又は仮想入力画素に変
換を施した点が存在するととＫなる。したがって１画素
８に画像データが割当てられないような出力画素の間欠
が生じることを防止できる。
第８図はこの発明の他の実施例を示す。前述の第３図に
示すこの発明の一実施例と同様に１画像メモリ１．仮想
ｉｌ！ｉｉ索付加回路３．専用ハードウェア４９画像メ
モリ２が設けられ１画像メモリ１に対するアクセス命令
、 ｉｌ！ｊ７像メモリ２の書込アドレスの演算などが
プロセッサ５においてなされる。
示すこの発明の一実施例と同様に１画像メモリ１．仮想
ｉｌ！ｉｉ索付加回路３．専用ハードウェア４９画像メ
モリ２が設けられ１画像メモリ１に対するアクセス命令
、 ｉｌ！ｊ７像メモリ２の書込アドレスの演算などが
プロセッサ５においてなされる。
そして、出力側の画像メモリ２に対して画像拡大装置１
０が設けられている。
０が設けられている。
この画像拡大装置１０は１画像メモリ２に書込まれた出
力画像を１以上の一定の拡大率で拡大するための装置で
ある。この画像拡大装置１０も。
力画像を１以上の一定の拡大率で拡大するための装置で
ある。この画像拡大装置１０も。
画像変換装置であって、入力及び出力用の画像メモリ、
専用バーにウェアを含んでいる。この＋１！ｉｉ像拡大
装置１０は１画像の単純な拡大を行なうものであって、
その構成は簡単のものとなり、書込アドレス制御方式及
び続出アドレス制御方式の何れの方式のものでも良い。
専用バーにウェアを含んでいる。この＋１！ｉｉ像拡大
装置１０は１画像の単純な拡大を行なうものであって、
その構成は簡単のものとなり、書込アドレス制御方式及
び続出アドレス制御方式の何れの方式のものでも良い。
そして、プロセッサ５及び専用ハー−−ウェア４によっ
てなされる画像変換は、目的とする出力画像を一定の比
で縮小した相似な出力画像を形成するものである。この
画像メモリ２から取シ出された出力画像が画像拡大装置
１０を介されるととＫよって、目的とする出力画像を得
ることができる。
てなされる画像変換は、目的とする出力画像を一定の比
で縮小した相似な出力画像を形成するものである。この
画像メモリ２から取シ出された出力画像が画像拡大装置
１０を介されるととＫよって、目的とする出力画像を得
ることができる。
この発明の他の実施例では１画像の局所的な拡大率が一
定値以上になるような変換でも、目的とする出力画像の
縮小したものへの変換を行ない。
定値以上になるような変換でも、目的とする出力画像の
縮小したものへの変換を行ない。
次に１画像拡大によって目的とする出力画像を形成する
ので、仮想入力画素を均一に発生させる方式を適用する
ことができる。
ので、仮想入力画素を均一に発生させる方式を適用する
ことができる。
「発明の効果」
この発明に依れば、書込アドレス制御方式であるので、
逆変換を求める必要がなく、ノ・−ｒウェアの簡略化を
図ることができる。また、この発明では、原入力画素に
対して仮想入力画素を付加することによシ、入力画素の
密度を高くしているので、出力画素の間欠を防止するこ
とができる。更に９画像変換の変換パターン又は画像拡
大の処理を付加することによシ１画像変換の局所的な拡
大率が一定値におさえられている場合には、この発明に
より付加される仮想画素を均一なものとすることができ
、したがって、データ処理方式としてパイプライン側副
方式を用いることが可能となる。
逆変換を求める必要がなく、ノ・−ｒウェアの簡略化を
図ることができる。また、この発明では、原入力画素に
対して仮想入力画素を付加することによシ、入力画素の
密度を高くしているので、出力画素の間欠を防止するこ
とができる。更に９画像変換の変換パターン又は画像拡
大の処理を付加することによシ１画像変換の局所的な拡
大率が一定値におさえられている場合には、この発明に
より付加される仮想画素を均一なものとすることができ
、したがって、データ処理方式としてパイプライン側副
方式を用いることが可能となる。
第】図及び第２図は従来の書込アドレス制御方式による
画像変換装置の説明に用いる略靜図、第３図はこの発明
の一実施例の構成を示すブロック図、第４図はこの発明
の一実施例における仮想入力画素の説明に用いる路線図
、第５図及び第６図はこの発明を適用しうる画像変換の
いくつかの例の説明に用いる路線図、第７図はこの発明
の一実施例の説明に用いる路線図、＠８図はこの発明の
他の実施例の構成を示すブロック圀である。 ＩＭｌ・・・・・・・・・・・・入力両像、 １Ｍ２・
・・・・・・・・・・・出力画像、１゜２・・・・・・
・・・・・・画像メモリ、３・・・・・・・・・・・・
仮想画素付加回路。 ４・・・・・・・・・・・・専用ハードウェア、５・・
・・・・・・・・・・プロセッサ。 代理人 杉 浦 正 知 Ｂ イーーーーーーーーー 第５図
画像変換装置の説明に用いる略靜図、第３図はこの発明
の一実施例の構成を示すブロック図、第４図はこの発明
の一実施例における仮想入力画素の説明に用いる路線図
、第５図及び第６図はこの発明を適用しうる画像変換の
いくつかの例の説明に用いる路線図、第７図はこの発明
の一実施例の説明に用いる路線図、＠８図はこの発明の
他の実施例の構成を示すブロック圀である。 ＩＭｌ・・・・・・・・・・・・入力両像、 １Ｍ２・
・・・・・・・・・・・出力画像、１゜２・・・・・・
・・・・・・画像メモリ、３・・・・・・・・・・・・
仮想画素付加回路。 ４・・・・・・・・・・・・専用ハードウェア、５・・
・・・・・・・・・・プロセッサ。 代理人 杉 浦 正 知 Ｂ イーーーーーーーーー 第５図
Claims (2)
- （１） 入力側の画像メ噛すに貯えられた入力画像信
号をθｒ定の変換パターンに従って出力側の画像メモ！
ＪＫ４Ｆ込むようにした画像変換装置において。 上記入力画像信号の各画素の信号に基いて仮想入力画素
の信号を１画面内の各部分の拡大率に応じて形成し、上
記変換パターンに従って上記入力画像信号の各画素の信
号及び上記仮想入力画素の信号を上記出力側の画像メモ
ＩＪ Ｋ書込み、上記出力側の画像メモリから上記各画
素の信号及び上記仮想入力画素の信号を順次読出し、変
換された出力画像を形成するようにした画像変換装置。 - （２） 入力側の画像メモリに貯えられた入力画像信
号を所定の変換パターンに従って出力側の画像メモリに
書込むようにした画像変換装置において。 上記入力画像信号の各画素の信号に基いて均一に仮想入
力画素の信号を形成し、上記変換パターンに従って上記
入力画像信号の各画素の信号及び上記仮想入力画素の信
号を上記出力側の画像メモリに有込み、上記出力側の画
像メモリから上記各画素の信号及び上記仮想入力画素の
信号を順次読出し、変換された出力画像を形成・するよ
うにした画像変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184336A JP2502274B2 (ja) | 1982-10-20 | 1982-10-20 | 画像変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184336A JP2502274B2 (ja) | 1982-10-20 | 1982-10-20 | 画像変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972568A true JPS5972568A (ja) | 1984-04-24 |
| JP2502274B2 JP2502274B2 (ja) | 1996-05-29 |
Family
ID=16151518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57184336A Expired - Lifetime JP2502274B2 (ja) | 1982-10-20 | 1982-10-20 | 画像変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502274B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149276A (ja) * | 1984-08-17 | 1986-03-11 | Canon Inc | 画像編集装置 |
| JPS61201371A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 画像生成装置 |
| JPS6219618U (ja) * | 1985-07-18 | 1987-02-05 | ||
| JPS62130474A (ja) * | 1985-11-19 | 1987-06-12 | Sony Corp | 画像信号処理装置 |
| JPS62279477A (ja) * | 1986-05-28 | 1987-12-04 | Fujitsu Ltd | 画像デ−タ回転方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172235A (ja) * | 1974-12-09 | 1976-06-22 | Mitsubishi Electric Corp | |
| JPS5690375A (en) * | 1979-12-24 | 1981-07-22 | Toshiba Corp | Picture expanding-contracting device |
-
1982
- 1982-10-20 JP JP57184336A patent/JP2502274B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172235A (ja) * | 1974-12-09 | 1976-06-22 | Mitsubishi Electric Corp | |
| JPS5690375A (en) * | 1979-12-24 | 1981-07-22 | Toshiba Corp | Picture expanding-contracting device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149276A (ja) * | 1984-08-17 | 1986-03-11 | Canon Inc | 画像編集装置 |
| JPS61201371A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 画像生成装置 |
| JPH0234070B2 (ja) * | 1985-03-04 | 1990-08-01 | Nippon Telegraph & Telephone | |
| JPS6219618U (ja) * | 1985-07-18 | 1987-02-05 | ||
| JPH0529455Y2 (ja) * | 1985-07-18 | 1993-07-28 | ||
| JPS62130474A (ja) * | 1985-11-19 | 1987-06-12 | Sony Corp | 画像信号処理装置 |
| JPS62279477A (ja) * | 1986-05-28 | 1987-12-04 | Fujitsu Ltd | 画像デ−タ回転方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2502274B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360155A2 (en) | Image transformation method and device | |
| JP2773354B2 (ja) | 特殊効果装置及び特殊効果発生方法 | |
| EP0216931A1 (en) | SYSTEM FOR ROTATING IMAGES ON AN ARBITRARY ANGLE. | |
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| US5325446A (en) | Apparatus for image transformation | |
| JPS5972568A (ja) | 画像変換装置 | |
| JPS5935270A (ja) | 画素密度変換装置 | |
| JPH0481231B2 (ja) | ||
| US6677950B1 (en) | Graphics computer | |
| JP3327961B2 (ja) | 画像処理装置 | |
| JP2712287B2 (ja) | ワイプパターン発生装置 | |
| JP2998689B2 (ja) | 画像データのマッピング方法 | |
| JPH0374071B2 (ja) | ||
| JP2913635B2 (ja) | ビツトマツプデイスプレイシステムにおける描画方法 | |
| JPH0440176A (ja) | テレビジョン特殊効果装置 | |
| JP2973978B2 (ja) | ワイプパターン発生装置 | |
| JP2970607B2 (ja) | ワイプパターン発生装置 | |
| JPH04329482A (ja) | 画像回転処理方法およびその処理装置 | |
| JP2699342B2 (ja) | 画像変換方法 | |
| JP3004993B2 (ja) | 画像処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPS6125192B2 (ja) | ||
| JP2647073B2 (ja) | 図形表示装置 | |
| JPS63292378A (ja) | 画像作成装置 | |
| JPS63116193A (ja) | 画像のアフイン変換方式 |