JP2647073B2 - 図形表示装置 - Google Patents
図形表示装置Info
- Publication number
- JP2647073B2 JP2647073B2 JP59205670A JP20567084A JP2647073B2 JP 2647073 B2 JP2647073 B2 JP 2647073B2 JP 59205670 A JP59205670 A JP 59205670A JP 20567084 A JP20567084 A JP 20567084A JP 2647073 B2 JP2647073 B2 JP 2647073B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- read
- character
- character generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、図形表示に必要なデータを格納したメモ
リから読出したデータに基づいて、ラスタスキャン方式
によって図形を表示するための、図形表示装置に関する
ものである。
リから読出したデータに基づいて、ラスタスキャン方式
によって図形を表示するための、図形表示装置に関する
ものである。
[従来の技術] 従来、キャラクタジェネレータを用いた装置によって
文字または図形などを表示するために、マップおよびキ
ャラクタジェネレータによって表示図形が記憶されたメ
モリを構成し、マップから読出された読出アドレス順序
データによってキャラクタジェネレータから図形データ
を読出し、その読出した図形データを、ラスタスキャン
方式によって図形として表示している。この表示は第22
図に示すように先ず、画面の右端においてラスタA0を形
成し順次、画面の左側に走査位置を移動させてラスタA1
〜Anを表示することによって図形を表示している(この
図は一般的なブラウン管を90度回転させて用いてい
る)。第23図はこのような表示を行なう装置の一例を示
すブロック図であり、1はディジタル信号を処理する処
理装置、2はブラウン管の水平方向の走査位置を指定す
るためのHカウンタ、3はブラウン管の垂直方向の走査
位置を指定するためのVカウンタ、4はキャラクタジェ
ネレータの読出アドレス順序が記憶されたマップ部、5
はキャラクタジェネレータ、6はシフトレジスタ、7は
ブラウンン管であり、Hカウンタ2およびVカウンタ3
は直交座標で表わされる読出信号を発生する読出信号発
生器を構成している。マップ部4およびキャラクタジェ
ネレータ5はグラフィックデイスプレイにおけるビデオ
RAMに相当する図形を表示するためのメモリを構成して
いる。
文字または図形などを表示するために、マップおよびキ
ャラクタジェネレータによって表示図形が記憶されたメ
モリを構成し、マップから読出された読出アドレス順序
データによってキャラクタジェネレータから図形データ
を読出し、その読出した図形データを、ラスタスキャン
方式によって図形として表示している。この表示は第22
図に示すように先ず、画面の右端においてラスタA0を形
成し順次、画面の左側に走査位置を移動させてラスタA1
〜Anを表示することによって図形を表示している(この
図は一般的なブラウン管を90度回転させて用いてい
る)。第23図はこのような表示を行なう装置の一例を示
すブロック図であり、1はディジタル信号を処理する処
理装置、2はブラウン管の水平方向の走査位置を指定す
るためのHカウンタ、3はブラウン管の垂直方向の走査
位置を指定するためのVカウンタ、4はキャラクタジェ
ネレータの読出アドレス順序が記憶されたマップ部、5
はキャラクタジェネレータ、6はシフトレジスタ、7は
ブラウンン管であり、Hカウンタ2およびVカウンタ3
は直交座標で表わされる読出信号を発生する読出信号発
生器を構成している。マップ部4およびキャラクタジェ
ネレータ5はグラフィックデイスプレイにおけるビデオ
RAMに相当する図形を表示するためのメモリを構成して
いる。
このように構成された装置において、処理装置1によ
って制御されるHカウンタ2およびVカウンタ3の出力
信号によってマップ部4に記憶された読出アドレス順序
データが順次読出され、その読出された読出アドレス順
序データ信号に対応する図形を表わす図形データがキャ
ラクタジェネレータ5から読出され、キャラクタジェネ
レータ5は例えば、第24図に示すように、文字Aが記憶
されている場合、文字Aの各行のデータが読出されシフ
トレジスタ6に記憶される。そしてこのデータは順番に
第25図(b)〜(f)に示すようなビデオ信号に変換さ
れ、第25図(a)に示すように文字Aがブラウン管7に
表示される。
って制御されるHカウンタ2およびVカウンタ3の出力
信号によってマップ部4に記憶された読出アドレス順序
データが順次読出され、その読出された読出アドレス順
序データ信号に対応する図形を表わす図形データがキャ
ラクタジェネレータ5から読出され、キャラクタジェネ
レータ5は例えば、第24図に示すように、文字Aが記憶
されている場合、文字Aの各行のデータが読出されシフ
トレジスタ6に記憶される。そしてこのデータは順番に
第25図(b)〜(f)に示すようなビデオ信号に変換さ
れ、第25図(a)に示すように文字Aがブラウン管7に
表示される。
このようにしてキャラクタジェネレータ5に記憶され
ている図形データが読出され、ブラウン管に表示される
ので、複数のキャラクタジェネレータを備えれば、形お
よび大きさが任意な図形を表示することができる。この
とき、キャラクタジェネレータに記憶されているデータ
の読出し開始位置を水平方向または垂直方向にシフトす
ることによって、表示される画面も、水平方向または垂
直方向にシフトさせることができる。
ている図形データが読出され、ブラウン管に表示される
ので、複数のキャラクタジェネレータを備えれば、形お
よび大きさが任意な図形を表示することができる。この
とき、キャラクタジェネレータに記憶されているデータ
の読出し開始位置を水平方向または垂直方向にシフトす
ることによって、表示される画面も、水平方向または垂
直方向にシフトさせることができる。
また、第2図に示すように読出信号の座標系を回転さ
せる座標変換を行ない新たな座標系で表わされる読出信
号によって図形を表示するためのメモリからデータを読
出すことによって表示図形に回転を与えることができ
る。
せる座標変換を行ない新たな座標系で表わされる読出信
号によって図形を表示するためのメモリからデータを読
出すことによって表示図形に回転を与えることができ
る。
[発明が解決しようとする問題点] しかしながら、図形を表示するためには画面1枚分の
図形データをメモリから読出し、そのデータを表示する
必要があるが、図形データを読出すための所要時間はハ
ードウエアの性能で決まる上限よりも短かくすることは
できないので、動画を表示しようとすると読出時間の制
約から表示できる内容が制限されるばかりでなく、図形
を所望の角度だけ回転させて表示することができないと
いう欠点もあった。
図形データをメモリから読出し、そのデータを表示する
必要があるが、図形データを読出すための所要時間はハ
ードウエアの性能で決まる上限よりも短かくすることは
できないので、動画を表示しようとすると読出時間の制
約から表示できる内容が制限されるばかりでなく、図形
を所望の角度だけ回転させて表示することができないと
いう欠点もあった。
したがって、この発明は、表示する画面の内容に制約
されることがなく、しかも、任意の角度だけ回転された
図形及び文字を表示することができる図形表示装置を提
供することを目的とする。
されることがなく、しかも、任意の角度だけ回転された
図形及び文字を表示することができる図形表示装置を提
供することを目的とする。
[問題を解決するための手段] 上記の目的を達成するために、この発明は、 行列状に配列されたピクセルから構成された図形を表
示するためのラスタ走査方式の図形表示装置であって、 前記図形を回転表示させるべき任意の回転角を指示す
るための回転角指示手段と、 ラスタ走査のために垂直方向読出信号及び水平方向読
出信号を発生するための信号発生手段(10、11)と、 前記垂直方向読出信号及び前記水平方向読出信号に前
記回転角に応じた座標変換を施す手段であって、表示す
べき前記図形を順に指定する読出順序データと前記図形
を構成するピクセルを前記回転角に対応して指定するた
めの読出信号とを生成するための信号生成手段(12、1
3、4)と、 n個(ただし、nは2又は2の倍数)のキャラクタジ
ェネレータ(15a〜15d)であって、 それぞれの前記キャラクタジェネレータは、表示すべ
き前記図形毎に、同数の列の前記ピクセルに対応するデ
ータを記憶する列データの記憶部と、同数の行の前記ピ
クセルに対応するデータを記憶する行データの記憶部と
を有しており、 i番目(ただし、i=1、2、3、・・・、n)の前
記キャラクタジェネレータの前記列データの記憶部は、
前記図形を構成するピクセルの列のうち、第i列から
(n−1)列おきに選択した列のピクセルに対応するデ
ータを記憶し、 i番目の前記キャラクタジェネレータの前記行データ
の記憶部は、前記図形を構成するピクセルの行のうち、
第i行から(n−1)行おきに選択した行のピクセルに
対応するデータを記憶している n個のキャラクタジェネレータと、 前記キャラクタジェネレータの前記列データの記憶部
と前記行データの記憶部とのうちのいずれか一方の記憶
部であって前記読出順序データによって指定された図形
を表すデータを記憶した記憶部を前記回転角に応じて選
択するための第1の選択手段と、 前記読出信号を前記n個のキャラクタジェネレータに
与え、選択された前記記憶部から、前記読出信号によっ
て指定されたn×n個のピクセルに対応するデータを同
時に、前記読出信号によって指定された順に読み出され
るための読出手段(14)と、 前記キャラクタジェネレータから読み出されたデータ
を、前記読出信号により指定された順に選択する第2の
選択手段(16)と、 前記第2の選択手段(16)によって選択されたデータ
を表示する表示手段(7)と、 を具備することを特徴とする図形表示装置、 を提供する。
示するためのラスタ走査方式の図形表示装置であって、 前記図形を回転表示させるべき任意の回転角を指示す
るための回転角指示手段と、 ラスタ走査のために垂直方向読出信号及び水平方向読
出信号を発生するための信号発生手段(10、11)と、 前記垂直方向読出信号及び前記水平方向読出信号に前
記回転角に応じた座標変換を施す手段であって、表示す
べき前記図形を順に指定する読出順序データと前記図形
を構成するピクセルを前記回転角に対応して指定するた
めの読出信号とを生成するための信号生成手段(12、1
3、4)と、 n個(ただし、nは2又は2の倍数)のキャラクタジ
ェネレータ(15a〜15d)であって、 それぞれの前記キャラクタジェネレータは、表示すべ
き前記図形毎に、同数の列の前記ピクセルに対応するデ
ータを記憶する列データの記憶部と、同数の行の前記ピ
クセルに対応するデータを記憶する行データの記憶部と
を有しており、 i番目(ただし、i=1、2、3、・・・、n)の前
記キャラクタジェネレータの前記列データの記憶部は、
前記図形を構成するピクセルの列のうち、第i列から
(n−1)列おきに選択した列のピクセルに対応するデ
ータを記憶し、 i番目の前記キャラクタジェネレータの前記行データ
の記憶部は、前記図形を構成するピクセルの行のうち、
第i行から(n−1)行おきに選択した行のピクセルに
対応するデータを記憶している n個のキャラクタジェネレータと、 前記キャラクタジェネレータの前記列データの記憶部
と前記行データの記憶部とのうちのいずれか一方の記憶
部であって前記読出順序データによって指定された図形
を表すデータを記憶した記憶部を前記回転角に応じて選
択するための第1の選択手段と、 前記読出信号を前記n個のキャラクタジェネレータに
与え、選択された前記記憶部から、前記読出信号によっ
て指定されたn×n個のピクセルに対応するデータを同
時に、前記読出信号によって指定された順に読み出され
るための読出手段(14)と、 前記キャラクタジェネレータから読み出されたデータ
を、前記読出信号により指定された順に選択する第2の
選択手段(16)と、 前記第2の選択手段(16)によって選択されたデータ
を表示する表示手段(7)と、 を具備することを特徴とする図形表示装置、 を提供する。
[実施例] 第1図はこの発明の一実施例を示すブロック図であ
り、第23図と同一部分は同記号を用いている。10は直交
座標で表わされる読出信号の内、一方の座標軸を指定す
る信号を発生するVカウンタ、11は他方の座標軸を指定
する信号を発生するHカウンタ、12は読出信号の座標系
に回転を与える座標回転処理部、13はマップ部4の記憶
内容を読出すための信号を発生するマップ読出信号発生
部、14はキャラクタジェネレータ部から図形データを読
出すための信号を発生するキャラクタジェネレータ読出
信号発生部、15はキャラクタジェネレータ部、16はキャ
ラクタジェネレータ部15から読出したデータを図形に組
立てる図形組立部である。
り、第23図と同一部分は同記号を用いている。10は直交
座標で表わされる読出信号の内、一方の座標軸を指定す
る信号を発生するVカウンタ、11は他方の座標軸を指定
する信号を発生するHカウンタ、12は読出信号の座標系
に回転を与える座標回転処理部、13はマップ部4の記憶
内容を読出すための信号を発生するマップ読出信号発生
部、14はキャラクタジェネレータ部から図形データを読
出すための信号を発生するキャラクタジェネレータ読出
信号発生部、15はキャラクタジェネレータ部、16はキャ
ラクタジェネレータ部15から読出したデータを図形に組
立てる図形組立部である。
ここで、座標軸に回転を与えるということは第2図に
示すように、Vカウンタ10の出力信号をX方向の座標軸
に対応させ、Hカウンタ11の出力信号をY方向の座標軸
に対応させて表わした直交座標を、点線で示すように角
度θだけ傾斜させて、x軸−y軸で表わされる新たな直
交座標に変換することである。
示すように、Vカウンタ10の出力信号をX方向の座標軸
に対応させ、Hカウンタ11の出力信号をY方向の座標軸
に対応させて表わした直交座標を、点線で示すように角
度θだけ傾斜させて、x軸−y軸で表わされる新たな直
交座標に変換することである。
グラフイックデイスプレイにおけるビデオRAMのよう
に、表示すべき図形または文字を表わすデータがビデオ
RAMから順番にデータを読出すことによって、表示内容
が決まるとき、そのビデオRAMに相当するものをこの発
明において、メモリと称する。
に、表示すべき図形または文字を表わすデータがビデオ
RAMから順番にデータを読出すことによって、表示内容
が決まるとき、そのビデオRAMに相当するものをこの発
明において、メモリと称する。
第1図の装置はマップ部4のアクセスを行なって得ら
れる信号に基づき、キャラクタジェネレータ部15からデ
ータを読だして、そのデータによって図形または文字を
表示している。このためマップ部4とキャラクタジェネ
レータ部15によってメモリを構成していることにより、
この装置ではメモリは第3図のようになっている。第3
図は4つの枠で構成されており、1つの枠の大きさはブ
ラウン管の1画面分を表わしており、メモリの右肩の記
号Aで示す部分を絶対原点、絶対原点から左方向または
下方向にアクセスする方向を正、メモリの横方向を水平
方向、縦方向を垂直方向と定義する。また、ブラウン管
の表示画面の右肩である記号Bで示した部分をブラウン
管原点と定義する。
れる信号に基づき、キャラクタジェネレータ部15からデ
ータを読だして、そのデータによって図形または文字を
表示している。このためマップ部4とキャラクタジェネ
レータ部15によってメモリを構成していることにより、
この装置ではメモリは第3図のようになっている。第3
図は4つの枠で構成されており、1つの枠の大きさはブ
ラウン管の1画面分を表わしており、メモリの右肩の記
号Aで示す部分を絶対原点、絶対原点から左方向または
下方向にアクセスする方向を正、メモリの横方向を水平
方向、縦方向を垂直方向と定義する。また、ブラウン管
の表示画面の右肩である記号Bで示した部分をブラウン
管原点と定義する。
本装置は第4図に示すように、Vカウンタ10およびH
カウンタ11の出力信号をメモリの垂直方向のアクセスに
用いるが、水平方向のアクセスに用いるかによって、そ
の表示状態を次のように定義する。
カウンタ11の出力信号をメモリの垂直方向のアクセスに
用いるが、水平方向のアクセスに用いるかによって、そ
の表示状態を次のように定義する。
(a)表示状態A(第4図(a)の状態) Vカウンタ10の出力信号をメモリの水平方向のアクセ
スに用い、Hカウンタ11の出力信号を垂直方向のアクセ
スに用い、水平方向のアクセス位置が時間の経過にとも
なってメモリの負(右)方向に進み、垂直方向のアクセ
ス位置がメモリの負(上)方向に進むもの。
スに用い、Hカウンタ11の出力信号を垂直方向のアクセ
スに用い、水平方向のアクセス位置が時間の経過にとも
なってメモリの負(右)方向に進み、垂直方向のアクセ
ス位置がメモリの負(上)方向に進むもの。
(b)表示状態B(第4図(b)の状態) Vカウンタ10の出力信号をメモリの垂直方向のアクセ
スに用い、Hカウンタ11の出力信号を水平方向のアクセ
スに用い、垂直方向のアクセス位置が時間の経過にとも
なってメモリの負(上)方向に進み、水平方向のアクセ
ス位置がメモリの正(左)方向に進むもの。
スに用い、Hカウンタ11の出力信号を水平方向のアクセ
スに用い、垂直方向のアクセス位置が時間の経過にとも
なってメモリの負(上)方向に進み、水平方向のアクセ
ス位置がメモリの正(左)方向に進むもの。
(c)表示状態C(第4図(c)の状態) Vカウンタ10の出力信号をメモリの水平方向のアクセ
スに用い、Hカウンタ11の出力信号を垂直方向のアクセ
スに用い、水平方向のアクセス位置が時間の経過にとも
なってメモリの正(左)方向に進み、垂直方向のアクセ
ス位置がメモリの正(下)方向に進むもの。
スに用い、Hカウンタ11の出力信号を垂直方向のアクセ
スに用い、水平方向のアクセス位置が時間の経過にとも
なってメモリの正(左)方向に進み、垂直方向のアクセ
ス位置がメモリの正(下)方向に進むもの。
(d)表示状態D(第4図(d)の状態) Vカウンタ10の出力信号をメモリの垂直方向のアクセ
スに用い、Hカウンタ11の出力信号を水平方向のアクセ
スに用い、垂直方向のアクセス位置が時間の経過にとも
なってメモリの正(下)方向に進み、水平方向のアクセ
ス位置がメモリの負(右)方向に進むもの。
スに用い、Hカウンタ11の出力信号を水平方向のアクセ
スに用い、垂直方向のアクセス位置が時間の経過にとも
なってメモリの正(下)方向に進み、水平方向のアクセ
ス位置がメモリの負(右)方向に進むもの。
Vカウンタ10は処理装置1から供給される表示状態信
号を表示状態A,表示状態Bを表わすものであるときダウ
ンカウントを行ない、表示状態C,Dを表わすものである
ときアップカウントを行なうようになっている。Hカウ
ンタ11は処理装置1から供給される表示状態信号が、表
示状態B,Cを表わすものであるときアップカウントを行
ない、表示状態A,Dを表わすものであるときダウンカウ
ントを行なうようになっている。
号を表示状態A,表示状態Bを表わすものであるときダウ
ンカウントを行ない、表示状態C,Dを表わすものである
ときアップカウントを行なうようになっている。Hカウ
ンタ11は処理装置1から供給される表示状態信号が、表
示状態B,Cを表わすものであるときアップカウントを行
ない、表示状態A,Dを表わすものであるときダウンカウ
ントを行なうようになっている。
座標回転処理部12はVカウンタ10、Hカウンタ11から
供給される直交座標で表わされる読出信号に、表示状態
信号,回転量信号,ブラウン管原点を絶対座標で表わし
た原点信号,V信号,V4信号,H信号,H4信号,CHG・AD(V)
信号,CHG・AD(H)信号,CHG・NO信号を発生するように
なっている。
供給される直交座標で表わされる読出信号に、表示状態
信号,回転量信号,ブラウン管原点を絶対座標で表わし
た原点信号,V信号,V4信号,H信号,H4信号,CHG・AD(V)
信号,CHG・AD(H)信号,CHG・NO信号を発生するように
なっている。
マップ読出信号発生部13はマップ部4の記憶内容を読
出す信号の他にキャラクタジェネレータ読出信号発生部
14に供給するV4L信号およびH4信号を発生するようにな
っている。
出す信号の他にキャラクタジェネレータ読出信号発生部
14に供給するV4L信号およびH4信号を発生するようにな
っている。
座標回転処理部12は第5図に示すように構成分原点レ
ジスタ12b、縦成分原点レジスタ12c、セレクタ12d、セ
レクタ12e、回転信号演算部12f,12g、加算器12h〜12kか
ら構成されている。
ジスタ12b、縦成分原点レジスタ12c、セレクタ12d、セ
レクタ12e、回転信号演算部12f,12g、加算器12h〜12kか
ら構成されている。
構成分原点レジスタ12bは、処理装置1から供給され
る原点信号に応じてブラウン管原点座標の絶対原点に対
する横方向成分を表わすための信号を発生するようにな
っている。また、縦成分原点レジスタ12cは、縦方向成
分を表わす信号を発生するようになっている。セレクタ
12dは、処理装置1からの表示状態信号が表示状態A,Cを
表わすときは横成分原点レジスタ12bから供給されてい
る信号を出力し、表示状態B,Dを表わすときは縦成分原
点レジスタ12cから供給されている信号を出力するよう
になっている。セレクタ12eは、処理装置1からの表示
状態信号が表示状態A,Cを表わすときは縦成分原点レジ
スタ12cから供給されている信号を出力し、表示状態B,D
を表わすときは横成分原点レジスタ12bから供給されて
いる信号を出力するようになっている。回転信号演算部
12f,12gは、処理装置1から供給される回転量を表わす
信号に応じてVカウンタ10,Hカウンタ11から供給されて
いる信号に回転を与えるようになっており、アフィン変
換を行なっている。
る原点信号に応じてブラウン管原点座標の絶対原点に対
する横方向成分を表わすための信号を発生するようにな
っている。また、縦成分原点レジスタ12cは、縦方向成
分を表わす信号を発生するようになっている。セレクタ
12dは、処理装置1からの表示状態信号が表示状態A,Cを
表わすときは横成分原点レジスタ12bから供給されてい
る信号を出力し、表示状態B,Dを表わすときは縦成分原
点レジスタ12cから供給されている信号を出力するよう
になっている。セレクタ12eは、処理装置1からの表示
状態信号が表示状態A,Cを表わすときは縦成分原点レジ
スタ12cから供給されている信号を出力し、表示状態B,D
を表わすときは横成分原点レジスタ12bから供給されて
いる信号を出力するようになっている。回転信号演算部
12f,12gは、処理装置1から供給される回転量を表わす
信号に応じてVカウンタ10,Hカウンタ11から供給されて
いる信号に回転を与えるようになっており、アフィン変
換を行なっている。
加算器12iはマップ部4の一方の座標上の位置を表わ
す5ビットのV信号、キャラクタジェネレータの縦方向
座標軸上の位置を表わす2ビットのCHG・AD(V)信
号、図形組立部16に供給する2ビットのCHG・NO信号を
発生するようになっている。加算器12kはマップ4の他
方の座標軸上に位置を表わす5ビットのH信号、キャラ
クタジェネレータの横方向座標軸上の位置を表わす2ビ
ットのCHG・AD(H)信号、マスタタイミングを表わす
2ビットのM・T信号を発生するようになっている。こ
のうち、V信号の下位1ビットおよび、H信号の下位1
ビットはキャラクタジェネレータ読出信号発生部14の動
作のために必要なH4信号、V4信号として用いている。
す5ビットのV信号、キャラクタジェネレータの縦方向
座標軸上の位置を表わす2ビットのCHG・AD(V)信
号、図形組立部16に供給する2ビットのCHG・NO信号を
発生するようになっている。加算器12kはマップ4の他
方の座標軸上に位置を表わす5ビットのH信号、キャラ
クタジェネレータの横方向座標軸上の位置を表わす2ビ
ットのCHG・AD(H)信号、マスタタイミングを表わす
2ビットのM・T信号を発生するようになっている。こ
のうち、V信号の下位1ビットおよび、H信号の下位1
ビットはキャラクタジェネレータ読出信号発生部14の動
作のために必要なH4信号、V4信号として用いている。
マップ読出信号発生部13は第6図に示すように、ラッ
チ13a、補正データ発生器13b、加算器13c、セレクタ13d
〜13i、EOR回路13j、から構成されている。補正データ
発生器13bは処理装置1から供給される回転方向を表わ
す左右信号、表示状態を表わす表示状態信号に応じて第
1表に示す信号を発生するようになっている。
チ13a、補正データ発生器13b、加算器13c、セレクタ13d
〜13i、EOR回路13j、から構成されている。補正データ
発生器13bは処理装置1から供給される回転方向を表わ
す左右信号、表示状態を表わす表示状態信号に応じて第
1表に示す信号を発生するようになっている。
第1表中、左とは図形を左回転させて表示することで
あり、右とは図形を右回転させて表示することである。
あり、右とは図形を右回転させて表示することである。
セレクタ13d〜セレクタ13gは表示状態信号が表示状態
A,Cを表わすときは入力端子a側の信号を出力し、表示
状態信号が表示状態B,Dを表わすときは入力端子b側の
信号を出力するようになっている。セレクタ13h、セレ
クタ13iはEOR回路13jから供給される信号に応じて入力
端子a1、a2側または入力端子b1,b2側の信号を出力する
ようになっている。
A,Cを表わすときは入力端子a側の信号を出力し、表示
状態信号が表示状態B,Dを表わすときは入力端子b側の
信号を出力するようになっている。セレクタ13h、セレ
クタ13iはEOR回路13jから供給される信号に応じて入力
端子a1、a2側または入力端子b1,b2側の信号を出力する
ようになっている。
マップ部4は第7図に示すようにマップ4a,4b、ラッ
チ4c,4dから構成されており、このマップは第8図に示
すように、ブラウン管の16×16ピクセルに対応した部分
が1単位となっており、これらが32×32単位集まってマ
ップ4aまたはマップ4bを構成している。また、1単位の
マップが指定された時、このマップに対応する16×16の
どのピクセルが走査されるタイミングであってもそのマ
ップ内の情報が読出されるようになっている。すなわ
ち、第8図において、実線で示すようなアクセスが行な
われている時、ピクセル1に対応する部分からピクセル
11に対応する部分まで全てFというデータが読出される
ようになっている。
チ4c,4dから構成されており、このマップは第8図に示
すように、ブラウン管の16×16ピクセルに対応した部分
が1単位となっており、これらが32×32単位集まってマ
ップ4aまたはマップ4bを構成している。また、1単位の
マップが指定された時、このマップに対応する16×16の
どのピクセルが走査されるタイミングであってもそのマ
ップ内の情報が読出されるようになっている。すなわ
ち、第8図において、実線で示すようなアクセスが行な
われている時、ピクセル1に対応する部分からピクセル
11に対応する部分まで全てFというデータが読出される
ようになっている。
キャラクタジェネレータ読出信号発生部14は第9図に
示すようにセレクタ14a〜14f、スイッチ回路14g,14j,ラ
ッチ14h、シフトレジスタ14i,14k、EOR回路14m,14n、か
ら構成されている。セレクタ14a〜14fは入力端子cに供
給される信号に応じて入力端子aまたは入力端子bが選
択されるようになっている。スイッチ回路14g、14jは入
力端子e,fに供給される左右信号または表示状態信号に
応じて、入力端子a〜dに供給されている信号とその信
号を出力する出力端子g〜jとの組み合わせを第2表の
モード1またはモード2の何れかに選択するようになっ
ている。そして『モード1』が選ばれるか『モード2』
が選ばれるかは第3表の基準によって決まるようになっ
ている。シフトレジスタ14iは1ビット4段のシフトレ
ジスタ、シフトレジスタ14kは2ビット4段のシフトレ
ジスタである。
示すようにセレクタ14a〜14f、スイッチ回路14g,14j,ラ
ッチ14h、シフトレジスタ14i,14k、EOR回路14m,14n、か
ら構成されている。セレクタ14a〜14fは入力端子cに供
給される信号に応じて入力端子aまたは入力端子bが選
択されるようになっている。スイッチ回路14g、14jは入
力端子e,fに供給される左右信号または表示状態信号に
応じて、入力端子a〜dに供給されている信号とその信
号を出力する出力端子g〜jとの組み合わせを第2表の
モード1またはモード2の何れかに選択するようになっ
ている。そして『モード1』が選ばれるか『モード2』
が選ばれるかは第3表の基準によって決まるようになっ
ている。シフトレジスタ14iは1ビット4段のシフトレ
ジスタ、シフトレジスタ14kは2ビット4段のシフトレ
ジスタである。
キャラクタジェネレータ部15は第10に示すように、キ
ャラクタジェネレータ15a〜15dによって構成されてお
り、各キャラクタジェネレータは後述するV形およびH
形の2種類の図形パターンを、処理装置1から供給され
る表示状態信号によって選択するようになっているとと
もに、キャラクタジェネレータ読出信号発生部14から供
給された信号に応じて、その選択された図形パターンか
ら図形データが読出されるようになっている。
ャラクタジェネレータ15a〜15dによって構成されてお
り、各キャラクタジェネレータは後述するV形およびH
形の2種類の図形パターンを、処理装置1から供給され
る表示状態信号によって選択するようになっているとと
もに、キャラクタジェネレータ読出信号発生部14から供
給された信号に応じて、その選択された図形パターンか
ら図形データが読出されるようになっている。
第11図はキャラクタジェネレータのパターンのうち、
V形のパターンを示しており、枠外の横方向の数字00〜
11は加算器12kから出力されるCHG・AD(H)信号で指定
されるアドレスであり、縦方向の数字は加算器12iから
出力されるCHG・AD(V)信号で指定されるアドレスで
ある。1つの枠内はa〜dの4つの部分に分解され、そ
れらのa〜dの部分のデータはキャラクタジェネレータ
15a〜15dにそれぞれ対応しており、その部分はブラウン
管の横方向1ピクセル×縦方向4ピクセルのデータが記
憶されている。すなわち、縦横1つづつのアドレスで指
定される部分の枠は、4×4ピクセル分のデータを記憶
している。そして、キャラクタジェネレータの1つ記憶
単位は4×4アドレス分すなわち16×16ピクセル分とな
っている。
V形のパターンを示しており、枠外の横方向の数字00〜
11は加算器12kから出力されるCHG・AD(H)信号で指定
されるアドレスであり、縦方向の数字は加算器12iから
出力されるCHG・AD(V)信号で指定されるアドレスで
ある。1つの枠内はa〜dの4つの部分に分解され、そ
れらのa〜dの部分のデータはキャラクタジェネレータ
15a〜15dにそれぞれ対応しており、その部分はブラウン
管の横方向1ピクセル×縦方向4ピクセルのデータが記
憶されている。すなわち、縦横1つづつのアドレスで指
定される部分の枠は、4×4ピクセル分のデータを記憶
している。そして、キャラクタジェネレータの1つ記憶
単位は4×4アドレス分すなわち16×16ピクセル分とな
っている。
図形組立部16は第12図に示すように、シフトレジスタ
16a〜16d、セレクタ16e、シフトレジスタ16fから構成さ
れている。各シフトレジスタは処理装置1から供給され
る表示状態信号が表示状態A,BのときMSB(最上位ビッ
ト)が先に出力され、表示状態信号が表示状態C,Dのと
きLSB(最下位ビット)が先に出力されるようになって
いる。セレクタ16eはシフトレジスタ16fから供給される
信号に応じて第4表のように入力信号を選択して送出す
るようになっている。
16a〜16d、セレクタ16e、シフトレジスタ16fから構成さ
れている。各シフトレジスタは処理装置1から供給され
る表示状態信号が表示状態A,BのときMSB(最上位ビッ
ト)が先に出力され、表示状態信号が表示状態C,Dのと
きLSB(最下位ビット)が先に出力されるようになって
いる。セレクタ16eはシフトレジスタ16fから供給される
信号に応じて第4表のように入力信号を選択して送出す
るようになっている。
シフトレジスタ16fは2ビットで8段のシフトレジス
タである。
タである。
このように構成した装置の動作は次のとおりである。
先ず、図形に回転を与えないときの表示動作について説
明する。このときは、第5図に示すように処理装置1か
らVカウンタ10およびHカウタ11に表示状態信号が供給
され、構成分原点レジスタ12bおよび縦成分原点レジス
タ12cに、原点信号が供給される。このときの画面は第2
2図に示すような走査を行なうようになっており、この
状態は表示状態Cの状態に相当し、Vカウンタ10の出力
信号によって第22図の画面の横方向位置が決まるように
なっており、Hカウンタ11の出力信号によって縦方向の
位置が決まるようになっている。
先ず、図形に回転を与えないときの表示動作について説
明する。このときは、第5図に示すように処理装置1か
らVカウンタ10およびHカウタ11に表示状態信号が供給
され、構成分原点レジスタ12bおよび縦成分原点レジス
タ12cに、原点信号が供給される。このときの画面は第2
2図に示すような走査を行なうようになっており、この
状態は表示状態Cの状態に相当し、Vカウンタ10の出力
信号によって第22図の画面の横方向位置が決まるように
なっており、Hカウンタ11の出力信号によって縦方向の
位置が決まるようになっている。
Hカウンタ11の出力信号は加算器12kおよび回転信号
演算部12gに供給されるが、この場合、図形に回転を与
えないのであるから、回転信号演算部12fおよび回転信
号演算部12gは出力信号を発生していない。
演算部12gに供給されるが、この場合、図形に回転を与
えないのであるから、回転信号演算部12fおよび回転信
号演算部12gは出力信号を発生していない。
処理装置1から出力されている表示状態信号が表示状
態Cを表わしているとき、セレクタ12dおよびセレクタ1
2eはそれぞれ横成分原点レジスタ12bおよび縦成分原点
レジスタ12cから発生している信号を選択して出力して
いる。この結果、加算器12hから出力される信号は、V
カウンタ10の出力信号と横成分原点レジスタ12bの出力
信号とのデータを加算したものとなる。そして、回転信
号演算部12gは出力信号を発生していないのであるか
ら、加算器12iは加算器12hの出力信号をそのまま出力す
る。同様にして、加算器12jは縦成分原点レジスタ12cの
出力信号を出力し、加算器12kは加算器12jの出力信号す
なわち、縦成分原点レジスタ12cの出力信号とHカウン
タ11とのデータを加算した信号を出力する。
態Cを表わしているとき、セレクタ12dおよびセレクタ1
2eはそれぞれ横成分原点レジスタ12bおよび縦成分原点
レジスタ12cから発生している信号を選択して出力して
いる。この結果、加算器12hから出力される信号は、V
カウンタ10の出力信号と横成分原点レジスタ12bの出力
信号とのデータを加算したものとなる。そして、回転信
号演算部12gは出力信号を発生していないのであるか
ら、加算器12iは加算器12hの出力信号をそのまま出力す
る。同様にして、加算器12jは縦成分原点レジスタ12cの
出力信号を出力し、加算器12kは加算器12jの出力信号す
なわち、縦成分原点レジスタ12cの出力信号とHカウン
タ11とのデータを加算した信号を出力する。
加算器12iおよび加算器12kの出力信号は第6図に示す
ように、ラッチ13aおよびセレクタ13gに供給される。補
正データ発生器13bは図形に回転を与える必要がないと
き、本来であれば出力信号を発生する必要はないが、こ
のために特別の処置をしていないので、補正データが発
生している。そして、このデータは加算器13cで加算さ
れるので、加算器13cからは補正されたデータが出力さ
れる。しかし、このデータは図形に回転を与えないとき
は必要のないデータであるから、後述するキャラクタジ
ェネレータ読出信号発生部14で無視され、使用されない
ようになっている。
ように、ラッチ13aおよびセレクタ13gに供給される。補
正データ発生器13bは図形に回転を与える必要がないと
き、本来であれば出力信号を発生する必要はないが、こ
のために特別の処置をしていないので、補正データが発
生している。そして、このデータは加算器13cで加算さ
れるので、加算器13cからは補正されたデータが出力さ
れる。しかし、このデータは図形に回転を与えないとき
は必要のないデータであるから、後述するキャラクタジ
ェネレータ読出信号発生部14で無視され、使用されない
ようになっている。
セレクタ13d〜セレクタ13gは前述したように表示状態
Cのときは入力端子a側の信号を出力するので、セレク
タ13d,セレクタ13eは加算器13cの出力信号を送出し、セ
レクタ13f,セレクタ13gは加算器12kの出力信号を出力す
る。
Cのときは入力端子a側の信号を出力するので、セレク
タ13d,セレクタ13eは加算器13cの出力信号を送出し、セ
レクタ13f,セレクタ13gは加算器12kの出力信号を出力す
る。
セレクタ13h,セレクタ13iは前述したように、EOR回路
13jから供給される信号に応じて入力端子a1,a2またはb
1,b2に供給されている信号を出力するようになってい
る。EOR回路13jの一方に供給されるV4L信号は第22図に
おいて、ラスタA0〜Anの一本を表示する第13図(a)に
示す期間、変化しないが他の一方に供給されるH4信号は
第22図において、範囲Hにわたって縦方向位置のアドレ
スを指定するものであるから、第13図(b)に示すよう
にV4L信号の期間中、交互に変化する。このため、セレ
クタ13h,セレクタ13iの出力信号は入力端子a1,a2側とb
1,b2側とが交互に切換えられる。
13jから供給される信号に応じて入力端子a1,a2またはb
1,b2に供給されている信号を出力するようになってい
る。EOR回路13jの一方に供給されるV4L信号は第22図に
おいて、ラスタA0〜Anの一本を表示する第13図(a)に
示す期間、変化しないが他の一方に供給されるH4信号は
第22図において、範囲Hにわたって縦方向位置のアドレ
スを指定するものであるから、第13図(b)に示すよう
にV4L信号の期間中、交互に変化する。このため、セレ
クタ13h,セレクタ13iの出力信号は入力端子a1,a2側とb
1,b2側とが交互に切換えられる。
セレクタ13h,セレクタ13iの出力信号は第7図に示す
ように、マップ部4に供給されるのでマップ4a,マップ4
bから記憶内容が読出され、読出された記憶内容がラッ
チ4c,ラッチ4dに記憶され、第9図に示すセレクタ14a,
セレクタ14bに供給される。これらのセレクタはH4信号
とV4L信号が供給されているEOR回路14mからの信号が供
給されているので、セレクタ13h、セレクタ13iと同期し
て入力端子a,bが切換られる。
ように、マップ部4に供給されるのでマップ4a,マップ4
bから記憶内容が読出され、読出された記憶内容がラッ
チ4c,ラッチ4dに記憶され、第9図に示すセレクタ14a,
セレクタ14bに供給される。これらのセレクタはH4信号
とV4L信号が供給されているEOR回路14mからの信号が供
給されているので、セレクタ13h、セレクタ13iと同期し
て入力端子a,bが切換られる。
セレクタ14a,セレクタ14bから読出された信号はそれ
ぞれセレクタ14c〜セレクタ14fに供給され、それらのセ
レクタの端子cに供給されている信号に応じて選択され
出力される。このとき、セレクタ14c〜セレクタ14fの端
子bに供給される信号はマップ読出信号発生部13の補正
データ発生器13bによって補正されていないデータであ
り、端子aに供給されるデータは補正されたデータであ
る。しかし表示図形は回転を与えないとき、補正された
データは必要ない。このため、スイッチ回路14gから送
出される信号はセレクタ14c〜セレクタ14fの端子bを選
択するものとなっており、端子aに供給されている信号
は無視されるようになっている。
ぞれセレクタ14c〜セレクタ14fに供給され、それらのセ
レクタの端子cに供給されている信号に応じて選択され
出力される。このとき、セレクタ14c〜セレクタ14fの端
子bに供給される信号はマップ読出信号発生部13の補正
データ発生器13bによって補正されていないデータであ
り、端子aに供給されるデータは補正されたデータであ
る。しかし表示図形は回転を与えないとき、補正された
データは必要ない。このため、スイッチ回路14gから送
出される信号はセレクタ14c〜セレクタ14fの端子bを選
択するものとなっており、端子aに供給されている信号
は無視されるようになっている。
シフトレジスタ14kには加算器12iから供給されるキャ
ラクタジェネレータの番号を表わす信号が記憶され、そ
こで記憶された信号がスイッチ回路14jに供給されてい
る。そのスイッチ回路14jは表示図形に回転を与えない
とき、前述した第2表のモード1の状態となっているの
で、それぞれ対向する出力端子から信号が送出されてい
る。
ラクタジェネレータの番号を表わす信号が記憶され、そ
こで記憶された信号がスイッチ回路14jに供給されてい
る。そのスイッチ回路14jは表示図形に回転を与えない
とき、前述した第2表のモード1の状態となっているの
で、それぞれ対向する出力端子から信号が送出されてい
る。
キャラクタジェネレータ読出信号発生部14で発生した
信号は第10図に示すように、キャラクタジェネレータ15
a〜キャラクタジェネレータ15dに供給される。各キャラ
クタジェネレータは前述したように、処理装置1から供
給される表示状態信号に応じて、後述するV形またはH
形のパターンが選択されるようになっているが、図形に
回転を与えないとき、処理装置1は表示状態Cの信号を
送出しているので、V形のパターンが選択される。
信号は第10図に示すように、キャラクタジェネレータ15
a〜キャラクタジェネレータ15dに供給される。各キャラ
クタジェネレータは前述したように、処理装置1から供
給される表示状態信号に応じて、後述するV形またはH
形のパターンが選択されるようになっているが、図形に
回転を与えないとき、処理装置1は表示状態Cの信号を
送出しているので、V形のパターンが選択される。
V形のパターンのうちマップ部4によって読出される
単位は前述したように、第11図に示すようになってお
り、この例ではFという文字を表わす図形が記憶されて
いる部分を表わしている。第11図において、枠の外側で
横方向に記載されたアドレスは第4図の加算器12iから
出力されるCHG・AD(V)信号によって指定され、縦方
向に記載されたアドレスは第3図の加算器12kから出力
されるCHG・AD(H)信号によって指定される。このた
め、加算器12i,加算器12kから供給されるV信号および
H信号によって第11図中にI〜X VIと記載した16種類の
ブロックを指定することができる。
単位は前述したように、第11図に示すようになってお
り、この例ではFという文字を表わす図形が記憶されて
いる部分を表わしている。第11図において、枠の外側で
横方向に記載されたアドレスは第4図の加算器12iから
出力されるCHG・AD(V)信号によって指定され、縦方
向に記載されたアドレスは第3図の加算器12kから出力
されるCHG・AD(H)信号によって指定される。このた
め、加算器12i,加算器12kから供給されるV信号および
H信号によって第11図中にI〜X VIと記載した16種類の
ブロックを指定することができる。
このI〜X VIのブロックはさらに4つの細かいブロッ
クで構成されており、その細かなブロックは各キャラク
タジェネレータに対応している。すなわち、a,b,c,dと
記載された部分はそれぞれ、キャラクタジェネレータ15
a,キャラクタジェネレータ15b,キャラクタジェネレータ
15c,キャラクタジェネレータ15dに対応している。各キ
ャラクタジェネレータは図の縦方向に4ビットのデータ
が記憶されており、図中斜線を施した部分は『1』のデ
ータが記憶され、その他の部分は『0』のデータが記憶
されている。このため、CHG・AD(V)信号および、CHG
・AD(H)信号のデータが共に00であるとき、第1図の
右上のIと記載された4つの細かいブロックが選択さ
れ、キャラクタジェネレータ15aから『0000』、キャラ
クタジェネレータ15bから『0000』、キャラクタジェネ
レータ15cから『0011』、キャラクタジェネレータ15dか
ら『0011』のデータが読出される。
クで構成されており、その細かなブロックは各キャラク
タジェネレータに対応している。すなわち、a,b,c,dと
記載された部分はそれぞれ、キャラクタジェネレータ15
a,キャラクタジェネレータ15b,キャラクタジェネレータ
15c,キャラクタジェネレータ15dに対応している。各キ
ャラクタジェネレータは図の縦方向に4ビットのデータ
が記憶されており、図中斜線を施した部分は『1』のデ
ータが記憶され、その他の部分は『0』のデータが記憶
されている。このため、CHG・AD(V)信号および、CHG
・AD(H)信号のデータが共に00であるとき、第1図の
右上のIと記載された4つの細かいブロックが選択さ
れ、キャラクタジェネレータ15aから『0000』、キャラ
クタジェネレータ15bから『0000』、キャラクタジェネ
レータ15cから『0011』、キャラクタジェネレータ15dか
ら『0011』のデータが読出される。
これらのキャラクタジェネレータから読出されたデー
タはシフトレジスタ16a〜シフトレジスタ16dに供給され
て記憶される。そして、最初のラスタを表示するときは
第12図のシフトレジスタ16eからセレクタ16fに対してシ
フトレジスタ16aを選択する信号が供給される。この結
果、シフトレジスタ16aのデータ、すなわちキャラクタ
ジェネレータ15aから読出されたデータだけが選択さ
れ、残りのシフトレジスタ16b〜16dのデータは捨てられ
る。この時、シフトレジスタ16a,16fのタインミングは
同期するようになっている。
タはシフトレジスタ16a〜シフトレジスタ16dに供給され
て記憶される。そして、最初のラスタを表示するときは
第12図のシフトレジスタ16eからセレクタ16fに対してシ
フトレジスタ16aを選択する信号が供給される。この結
果、シフトレジスタ16aのデータ、すなわちキャラクタ
ジェネレータ15aから読出されたデータだけが選択さ
れ、残りのシフトレジスタ16b〜16dのデータは捨てられ
る。この時、シフトレジスタ16a,16fのタインミングは
同期するようになっている。
次に、CHG・AD(H)信号のデータが01になると、第1
1図のブロックIIが選択され、その中から同様にして、
キャラクタジェネレータ15aから読出されたデータだけ
が選択される。同様にして、CHG・AD(H)信号のデー
タが10,11に変化すると、第11図のブロックIII,IVが選
択されて、その部分のキャラクタジェネレータ15aから
読出されたデータだけが選択される。
1図のブロックIIが選択され、その中から同様にして、
キャラクタジェネレータ15aから読出されたデータだけ
が選択される。同様にして、CHG・AD(H)信号のデー
タが10,11に変化すると、第11図のブロックIII,IVが選
択されて、その部分のキャラクタジェネレータ15aから
読出されたデータだけが選択される。
そして、第11図の太線部分のデータが読出された後は
その下方に点線で示した部分のデータが同様にして読出
され、このような動作が次々と行なわれることによっ
て、最初のラスタすなわち第22図のラスタA0が形成され
る。そして、ラスタA0が形成された後は同様にして、順
次隣のラスタが形成され、第22図に示す最後のラスタAn
が形成されることによって、1枚の表示画面が形成され
る。
その下方に点線で示した部分のデータが同様にして読出
され、このような動作が次々と行なわれることによっ
て、最初のラスタすなわち第22図のラスタA0が形成され
る。そして、ラスタA0が形成された後は同様にして、順
次隣のラスタが形成され、第22図に示す最後のラスタAn
が形成されることによって、1枚の表示画面が形成され
る。
すなわち、処理装置1によってV形のパターンが指定
され、キャラクタジェネレータ読出信号発生部14によっ
て第11図に示すようなI〜X VIの16個のブロックの塊が
選択され、CHG・AD(H)信号とCHG・AD(V)信号によ
ってI〜X VIのブロックの内、1つのブロックが選択さ
れ、このことによってキャラクタジェネレータ15a〜キ
ャラクタジェネレータ15dよりそれぞれ4ビットのデー
タが読出される。
され、キャラクタジェネレータ読出信号発生部14によっ
て第11図に示すようなI〜X VIの16個のブロックの塊が
選択され、CHG・AD(H)信号とCHG・AD(V)信号によ
ってI〜X VIのブロックの内、1つのブロックが選択さ
れ、このことによってキャラクタジェネレータ15a〜キ
ャラクタジェネレータ15dよりそれぞれ4ビットのデー
タが読出される。
CHG・AD(V)信号はラスタの1往復毎に変化する
が、CHG・AD(H)信号は走査の進行にともなって変化
するので、例えば第11図において、CHG・AD(V)信号
が00のときCHG・AD(H)信号が00,01,10,11と変化する
ことによって、右端のブロックI,II,III,IVからデータ
が順次読出される。
が、CHG・AD(H)信号は走査の進行にともなって変化
するので、例えば第11図において、CHG・AD(V)信号
が00のときCHG・AD(H)信号が00,01,10,11と変化する
ことによって、右端のブロックI,II,III,IVからデータ
が順次読出される。
キャラクタジェネレータ15a〜キャラクタジェネレー
タ15dより読出されたデータは第12図に示すシフトレジ
スタ16a〜シフトレジスタ16dに供給されて記憶される。
そして、シフトレジスタ16fから供給される信号に対応
して、セレクタ16eは端子a〜dに供給されている信号
を選択し、ブラウン管7に送出して表示する。
タ15dより読出されたデータは第12図に示すシフトレジ
スタ16a〜シフトレジスタ16dに供給されて記憶される。
そして、シフトレジスタ16fから供給される信号に対応
して、セレクタ16eは端子a〜dに供給されている信号
を選択し、ブラウン管7に送出して表示する。
このようにして順次、走査を行なっていけばキャラク
タジェネレータ部15から読出さた図形を表わす信号が画
面に表示される。
タジェネレータ部15から読出さた図形を表わす信号が画
面に表示される。
このとき、原点データを変化させれば、水平または垂
直方向に表示画面を移動できる。
直方向に表示画面を移動できる。
次に図形に回転を与える場合の動作について説明す
る。第5図に示す座標回転処理部12は図形に回転を与え
ないとして説明したときの動作に加えて、加算器12iお
よび加算器12jの端子aに供給されている信号に対し
て、回転信号演算部12fおよび回転信号演算部12gから供
給される出力信号を加算する演算を行なう。このため、
座標回転処理部12から出力される直交座標を表わす信号
は回転信号演算部12fおよび回転信号演算部12gから供給
される出力信号に対応した角度だけ座標系が回転して第
2図に点線で示すようになる。このように、座標系の回
転が行なわれたことによって、Vカウンタ10およびHカ
ウンタ11の出力信号が図形に回転を与えないときと同一
の値であっても、メモリは異なった位置がアクセスされ
ることになる。
る。第5図に示す座標回転処理部12は図形に回転を与え
ないとして説明したときの動作に加えて、加算器12iお
よび加算器12jの端子aに供給されている信号に対し
て、回転信号演算部12fおよび回転信号演算部12gから供
給される出力信号を加算する演算を行なう。このため、
座標回転処理部12から出力される直交座標を表わす信号
は回転信号演算部12fおよび回転信号演算部12gから供給
される出力信号に対応した角度だけ座標系が回転して第
2図に点線で示すようになる。このように、座標系の回
転が行なわれたことによって、Vカウンタ10およびHカ
ウンタ11の出力信号が図形に回転を与えないときと同一
の値であっても、メモリは異なった位置がアクセスされ
ることになる。
今、第14図の四角形で示すメモリ空間において、横方
向の位置がVアドレス(Vカウンタ10によって指定され
る座標をVアドレスと定義する)で指定され、縦方向の
位置がHアドレス(Hカウンタ11によって指定される座
標をHアドレスと定義する)で指定される直交座標で表
わされる座標系に回転が与えられていないとき、Vカウ
ンタ10の値を固定し、Hカウンタ11の値を変化させる
と、記号Aの実線で示す方向にアクセスが行なわれる。
しかし、座標系に回転が与えられているときは、記号B
の点線で示す方向にアクセスが行なわれる。すなわち、
座標系に回転を与えたときにはメモリ空間が斜めにアク
セスされることになる。
向の位置がVアドレス(Vカウンタ10によって指定され
る座標をVアドレスと定義する)で指定され、縦方向の
位置がHアドレス(Hカウンタ11によって指定される座
標をHアドレスと定義する)で指定される直交座標で表
わされる座標系に回転が与えられていないとき、Vカウ
ンタ10の値を固定し、Hカウンタ11の値を変化させる
と、記号Aの実線で示す方向にアクセスが行なわれる。
しかし、座標系に回転が与えられているときは、記号B
の点線で示す方向にアクセスが行なわれる。すなわち、
座標系に回転を与えたときにはメモリ空間が斜めにアク
セスされることになる。
マップ読出信号発生部13から供給された信号によって
データが読出されるマップ部4はブラウン管7のピクセ
ルが縦横16個で囲まれる区域毎に独立した表示内容が記
憶されている。このマップ部4は例えば、第8図に示す
ようなデータすなわち、中央の2重線で囲まれた部分が
アクセスされた時は文字Fを表わすデータが読出され、
その右隣の部分がアクセスされた時は文字Bを表わすデ
ータが読出され、左隣がアクセスされた時は文字Cを表
わすデータが読出され、座標回転処理部12によって座標
系に右方向の回転が与えられていると、マップ部4は第
8図の実線のようにアクセスされる。このため、1番目
から11番目までのピクセルはFという文字を表示するた
めのデータが読出されるが、12番目から16番目までのピ
クセルはCという文字を表示するためのデータが読出さ
れる。一方、表示タイミング信号は16ピクセル毎に発生
するようになっているので、第8図の横方向の2重線を
よぎる度に発生する。
データが読出されるマップ部4はブラウン管7のピクセ
ルが縦横16個で囲まれる区域毎に独立した表示内容が記
憶されている。このマップ部4は例えば、第8図に示す
ようなデータすなわち、中央の2重線で囲まれた部分が
アクセスされた時は文字Fを表わすデータが読出され、
その右隣の部分がアクセスされた時は文字Bを表わすデ
ータが読出され、左隣がアクセスされた時は文字Cを表
わすデータが読出され、座標回転処理部12によって座標
系に右方向の回転が与えられていると、マップ部4は第
8図の実線のようにアクセスされる。このため、1番目
から11番目までのピクセルはFという文字を表示するた
めのデータが読出されるが、12番目から16番目までのピ
クセルはCという文字を表示するためのデータが読出さ
れる。一方、表示タイミング信号は16ピクセル毎に発生
するようになっているので、第8図の横方向の2重線を
よぎる度に発生する。
この結果、座標系に右回転を与え第8図の実線の矢印
の方向にマップをアクセスしたときは、表示タイミング
信号の1周期中に文字Fと文字Cを表示するための2種
類のデータが必要になる。このように、座標系に右回転
を与えたときは、表示タイミング信号期間中に現在アク
セスしている部分の記憶内容の外に、その左隣の部分の
記憶内容も読出す必要がある。また座標系に左回転を与
えて、第8図の一点鎖線で示す矢印の方向にアクセスす
るときには、アクセス中の部分の記憶内容の外に、その
右隣の部分の記憶内容も読出す必要がある。そこで、ア
クセス中の部分の記憶内容を『ナウ』、その左隣の部分
の記憶内容を『ネックスト』、右隣の部分の記憶内容を
『バック』と定義する。
の方向にマップをアクセスしたときは、表示タイミング
信号の1周期中に文字Fと文字Cを表示するための2種
類のデータが必要になる。このように、座標系に右回転
を与えたときは、表示タイミング信号期間中に現在アク
セスしている部分の記憶内容の外に、その左隣の部分の
記憶内容も読出す必要がある。また座標系に左回転を与
えて、第8図の一点鎖線で示す矢印の方向にアクセスす
るときには、アクセス中の部分の記憶内容の外に、その
右隣の部分の記憶内容も読出す必要がある。そこで、ア
クセス中の部分の記憶内容を『ナウ』、その左隣の部分
の記憶内容を『ネックスト』、右隣の部分の記憶内容を
『バック』と定義する。
第6図の補正データ発生器13bはこのような目的のた
めに設けており、ラッチ13aから供給されるマップのデ
ータを読出すための5ビットの信号に対して、第1表で
示すような補正を行なっている。例えば、表示状態Cに
おいて、図形を左回転させるとき、すなわち座標系を右
回転させるとき、ラッチ13aから供給される信号に対し
て1を加算するようになっており、図形を右回転すると
きは1を減算するようになている。表示状態Cのとき、
Vカウンタ11から供給されラッチ13aで記憶されている
信号はマップの横方向の位置を示している。このため、
ラッチ13aから供給される5ビットの信号は第8図の横
方向の位置すなわち文字C,F,Bの識別を行なう。ラッチ1
3aから供給される5ビットの信号が文字Fをアクセスし
ていた場合は、それに1を加算することは左方向の位置
を指定することになるから、文字Cをアクセスすること
を表わす。また、1を減算することは文字Bをアクセス
することを表わす。この結果、加算器13cの入力側の端
子aの信号は現在アクセス中の部分の記憶内容、すなわ
ち『ナウ』の信号であるが、出力側の端子cの信号は処
理装置1から供給される信号に応じて補正データ発生器
13bの信号が加算され、『ネックスト』または『バッ
ク』の信号を表わすことになる。
めに設けており、ラッチ13aから供給されるマップのデ
ータを読出すための5ビットの信号に対して、第1表で
示すような補正を行なっている。例えば、表示状態Cに
おいて、図形を左回転させるとき、すなわち座標系を右
回転させるとき、ラッチ13aから供給される信号に対し
て1を加算するようになっており、図形を右回転すると
きは1を減算するようになている。表示状態Cのとき、
Vカウンタ11から供給されラッチ13aで記憶されている
信号はマップの横方向の位置を示している。このため、
ラッチ13aから供給される5ビットの信号は第8図の横
方向の位置すなわち文字C,F,Bの識別を行なう。ラッチ1
3aから供給される5ビットの信号が文字Fをアクセスし
ていた場合は、それに1を加算することは左方向の位置
を指定することになるから、文字Cをアクセスすること
を表わす。また、1を減算することは文字Bをアクセス
することを表わす。この結果、加算器13cの入力側の端
子aの信号は現在アクセス中の部分の記憶内容、すなわ
ち『ナウ』の信号であるが、出力側の端子cの信号は処
理装置1から供給される信号に応じて補正データ発生器
13bの信号が加算され、『ネックスト』または『バッ
ク』の信号を表わすことになる。
前述したように、加算器12iから出力されるV信号は
アクセスの行なわれている時点のマップの横方向位置を
指定する信号であり補正データ発生器13bによる補正
は、ラッチ13aから加算器13cに供給される信号に対して
行なわれる。このため、図形に回転を与えるときは、例
えば第8図で実線に示すようなアクセスを行なっている
と、アクセスの途中でV信号の内容、すなわち加算器12
iの出力信号が変化する。このため、表示タイミング信
号の繰返し期間中は加算器12iの出力信号が変化して
も、加算器13cに供給されるV信号の内容が変化しない
ように、ラッチ13aを設けてデータを固定している。
アクセスの行なわれている時点のマップの横方向位置を
指定する信号であり補正データ発生器13bによる補正
は、ラッチ13aから加算器13cに供給される信号に対して
行なわれる。このため、図形に回転を与えるときは、例
えば第8図で実線に示すようなアクセスを行なっている
と、アクセスの途中でV信号の内容、すなわち加算器12
iの出力信号が変化する。このため、表示タイミング信
号の繰返し期間中は加算器12iの出力信号が変化して
も、加算器13cに供給されるV信号の内容が変化しない
ように、ラッチ13aを設けてデータを固定している。
第9図のセレクタ14a,セレクタ14bは第6図のラッチ1
3a,補正データ発生器13bに同期して切換えられているの
で、セレクタ14aは『ネックスト』または『バック』の
信号を出力しており、セレクタ14bは『ナウ』の信号を
出力している。一方、表示状態Cにおいて、第8図にお
ける各記憶内容の横方向の選択はV信号で行なわれ、縦
方向の記憶内容の選択H信号で行なわれるので、第8図
の実線の矢印で示すようなアクセスが行なわれている
と、H4信号は1番目のピクセルから16番目のピクセルま
でをアクセスするときデータの内容が変化しないが、V4
信号は12番目のピクセルをアクセスするときからデータ
の内容が変化する。このためEOR回路14nの出力信号はこ
の時点を境に変化するので、この変化によって表示する
画面を『ネックスト』に切換える必要のあることが判断
される。
3a,補正データ発生器13bに同期して切換えられているの
で、セレクタ14aは『ネックスト』または『バック』の
信号を出力しており、セレクタ14bは『ナウ』の信号を
出力している。一方、表示状態Cにおいて、第8図にお
ける各記憶内容の横方向の選択はV信号で行なわれ、縦
方向の記憶内容の選択H信号で行なわれるので、第8図
の実線の矢印で示すようなアクセスが行なわれている
と、H4信号は1番目のピクセルから16番目のピクセルま
でをアクセスするときデータの内容が変化しないが、V4
信号は12番目のピクセルをアクセスするときからデータ
の内容が変化する。このためEOR回路14nの出力信号はこ
の時点を境に変化するので、この変化によって表示する
画面を『ネックスト』に切換える必要のあることが判断
される。
EOR回路14nで判断された情報はシフトレジスタ14iに
記憶され、ラッチ14hで記憶される。そして、処理装置
1から供給される左右信号および表示状態信号によって
スイッチ回路14gから第2表のようにモード1またはモ
ード2のように制御された出力信号が送出され、セレク
タ14c〜14fのどのセレクタが『ナウ』のデータを選択
し、どのセレクタが『ネックスト』のデータを選択する
かが、決められる。
記憶され、ラッチ14hで記憶される。そして、処理装置
1から供給される左右信号および表示状態信号によって
スイッチ回路14gから第2表のようにモード1またはモ
ード2のように制御された出力信号が送出され、セレク
タ14c〜14fのどのセレクタが『ナウ』のデータを選択
し、どのセレクタが『ネックスト』のデータを選択する
かが、決められる。
キャラクタジェネレータ読出信号発生部14から供給さ
れた信号によってキャラクタジェネレータ部15から読出
されたデータは図形組立部16で図形に組立てられ、ブラ
ウン管7に供給されて表示される。
れた信号によってキャラクタジェネレータ部15から読出
されたデータは図形組立部16で図形に組立てられ、ブラ
ウン管7に供給されて表示される。
この結果、座標系に回転を与えないとき、第15図
(a)に示すように、三角形の図形が画面に表示されて
いるとき、第8図の実線の矢印で示すようにメモリをア
クセスすると、表示図形は第15図(b)に示すように左
方向に回転した図形として表示される。また、第8図の
一点鎖線で示すようにメモリをアクセスすると、表示図
形は第15図(c)に示すように右方向に回転した図形と
して表示される。
(a)に示すように、三角形の図形が画面に表示されて
いるとき、第8図の実線の矢印で示すようにメモリをア
クセスすると、表示図形は第15図(b)に示すように左
方向に回転した図形として表示される。また、第8図の
一点鎖線で示すようにメモリをアクセスすると、表示図
形は第15図(c)に示すように右方向に回転した図形と
して表示される。
第20図はキャラクタジェネレータに文字Fが記憶され
ているとき、このキャラクタジェネレータが回転を与え
られた太線で示す直交座標でアクセスされたときの表示
状態を説明するための図である。同図において、文字F
のデータは第11図と同様に記憶されているので、CHG・N
Oの00はキャラクタジェネレータ15aに、01はキャラクタ
ジェネレータ15bに、10はキャラクタジェネレータ15c
に、11はキャラクタジェネレータ15dに対応している。
ているとき、このキャラクタジェネレータが回転を与え
られた太線で示す直交座標でアクセスされたときの表示
状態を説明するための図である。同図において、文字F
のデータは第11図と同様に記憶されているので、CHG・N
Oの00はキャラクタジェネレータ15aに、01はキャラクタ
ジェネレータ15bに、10はキャラクタジェネレータ15c
に、11はキャラクタジェネレータ15dに対応している。
キャラクタジェネレータから読出すデータは4個のキ
ャラクタジェネレータから同時に読出されて、シフトレ
ジスタ16a〜16dに記憶されている。最初は1番目のピク
セルから16番目のピクセルまでをアクセスし、シフトレ
ジスタ16fからCHG・NOの10のデータがセレクタ16eに供
給され、キャラクタジェネレータ15cのデータを記憶し
ているシフトレジスタ16Cが選択される。そしてこのシ
フトレジスタ16cにマスタタイミング信号が供給され、
1番目のピクセルに対応するデータと2番目のピクセル
に対応するデータが続けて読出される。このとき、他の
シフトレジスタにもマスタタイミング信号が供給されて
いるので、記号B,C,ロ,ハで表わされるピクセルに対応
するデータも読出されるが、これらのデータは今のタイ
ミングではセレクタ16eで選択されていないので、出力
されない。なお、このタイミングでシフトレジスタ16c
から読出されたデータは文字Fではなく空白の部分であ
るから『0』である。
ャラクタジェネレータから同時に読出されて、シフトレ
ジスタ16a〜16dに記憶されている。最初は1番目のピク
セルから16番目のピクセルまでをアクセスし、シフトレ
ジスタ16fからCHG・NOの10のデータがセレクタ16eに供
給され、キャラクタジェネレータ15cのデータを記憶し
ているシフトレジスタ16Cが選択される。そしてこのシ
フトレジスタ16cにマスタタイミング信号が供給され、
1番目のピクセルに対応するデータと2番目のピクセル
に対応するデータが続けて読出される。このとき、他の
シフトレジスタにもマスタタイミング信号が供給されて
いるので、記号B,C,ロ,ハで表わされるピクセルに対応
するデータも読出されるが、これらのデータは今のタイ
ミングではセレクタ16eで選択されていないので、出力
されない。なお、このタイミングでシフトレジスタ16c
から読出されたデータは文字Fではなく空白の部分であ
るから『0』である。
次に3番目のピクセルに対応するために必要なデータ
がキャラクタジェネレータ15dのデータを記憶している
シフトレジスタ16dから読出すためにシフトレジスタ16f
からデータ『11』がセレクタ16eに供給される。そし
て、このシフトレジスタ16dからマスタタイミングの3
ビット目に3番目のピクセルに必要なデータが読出され
る。このデータは文字Fを表示するためのものであるか
ら、『1』である。同様にして4番目のピクセルに対応
するデータ『1』が読出されるが、このデータはCHG・A
D(V)のデータが変化しているので、読出されたデー
タはそのCHG・AD(V)信号に対応したキャラクタジェ
ネレータのものである。以下同様にして次々とアクセス
が行なわれていく。
がキャラクタジェネレータ15dのデータを記憶している
シフトレジスタ16dから読出すためにシフトレジスタ16f
からデータ『11』がセレクタ16eに供給される。そし
て、このシフトレジスタ16dからマスタタイミングの3
ビット目に3番目のピクセルに必要なデータが読出され
る。このデータは文字Fを表示するためのものであるか
ら、『1』である。同様にして4番目のピクセルに対応
するデータ『1』が読出されるが、このデータはCHG・A
D(V)のデータが変化しているので、読出されたデー
タはそのCHG・AD(V)信号に対応したキャラクタジェ
ネレータのものである。以下同様にして次々とアクセス
が行なわれていく。
最初のアクセスが終了すると、記号A〜Pの列のアク
セスが行なわれ、順次イ〜タの列、a〜pの列とアクセ
スが行なわれていく。この結果、第21図の斜線部で示す
ように、文字Fが回転した図形が表示される。この装置
ではCHG・AD(V)とCHG・AD(H)とで指定されるキャ
ラクタジェネレータは同時に読出し、そのうちから必要
なデータを使用するようにしたので、メモリの読出し速
度はこのメモリを1個で構成したときの4分の1です
み、装置を簡単で経済性良く構成することができる。ま
た第20図の例ではキャラクタジェネレータ15c,15d,15a,
15bの順序に選択が行なわれるようにシフトレジスタ16f
から信号が供給されたが、この信号はアクセスの開始さ
れるキャラクタジェネレータの位置に対応して変化し、
アクセス順序に応じてデータの並べ換えが行なわれる。
セスが行なわれ、順次イ〜タの列、a〜pの列とアクセ
スが行なわれていく。この結果、第21図の斜線部で示す
ように、文字Fが回転した図形が表示される。この装置
ではCHG・AD(V)とCHG・AD(H)とで指定されるキャ
ラクタジェネレータは同時に読出し、そのうちから必要
なデータを使用するようにしたので、メモリの読出し速
度はこのメモリを1個で構成したときの4分の1です
み、装置を簡単で経済性良く構成することができる。ま
た第20図の例ではキャラクタジェネレータ15c,15d,15a,
15bの順序に選択が行なわれるようにシフトレジスタ16f
から信号が供給されたが、この信号はアクセスの開始さ
れるキャラクタジェネレータの位置に対応して変化し、
アクセス順序に応じてデータの並べ換えが行なわれる。
メモリのアクセスは表示図形は回転を与える必要がな
いとき、第16図の点P1と点P2を結ぶ方向に行なわれる
が、回転を与える必要があるときは、処理装置1から供
給される回転量信号によってこのアクセス方向が任意に
制御される。この制御は第16図に示すように、現在走査
中のピクセルの次に走査するピクセルは走査中のピクセ
ルに隣接するピクセルとなるようにしている。このた
め、ピクセルP1の次に走査されるピクセルはP2〜P4のい
ずれかであり、アクセス方向は最大45度に限定されるよ
うになっている。
いとき、第16図の点P1と点P2を結ぶ方向に行なわれる
が、回転を与える必要があるときは、処理装置1から供
給される回転量信号によってこのアクセス方向が任意に
制御される。この制御は第16図に示すように、現在走査
中のピクセルの次に走査するピクセルは走査中のピクセ
ルに隣接するピクセルとなるようにしている。このた
め、ピクセルP1の次に走査されるピクセルはP2〜P4のい
ずれかであり、アクセス方向は最大45度に限定されるよ
うになっている。
この結果、プラス,マイナス45度だけ異なる方向のア
クセスを行なうと、回転を与えないとき第17図の実線の
ように表示される図形は、第17図の一点鎖線の位置から
点線の位置までの範囲で回転することになる。
クセスを行なうと、回転を与えないとき第17図の実線の
ように表示される図形は、第17図の一点鎖線の位置から
点線の位置までの範囲で回転することになる。
しかし、このままでは表示図形に45度以上の回転を与
えることはできないが、メモリの横方向のアクセスをH
カウンタ11に基づいて加算器12kから発生する信号(こ
の信号をHアクセス信号と定義する)によって行ない、
メモリの縦方向のアクセスをVカウンタ10に基づいて加
算器12iから発生する信号(この信号をVアクセス信号
と定義する)によって行なうと、第17図に示すように表
示されていた図形は、第18図(b)に示すように表示さ
れる。この結果、第18図(b)の一点鎖線で表示される
図形は、第17図の実線で示す図形を135度右方向に回転
させたことになる。一方、第17図において、Vアクセス
信号および、Hアクセス信号の変化方向をそれぞれ逆方
向にすると、表示される図形は第18図(a)に示すよう
になる。第18図(a)において、一点鎖線で示される図
形は第17図の実線で示す図形を225度右方向に回転させ
たことになる。第18図(a)において、Vアクセス信号
およびHアクセス信号を入れ換えると、表示される図形
は第18図(d)に示すようになる。第18図(d)におい
て、一点鎖線で示される図形は第17図の実線で示す図形
を315度右方向に回転させたことになる。そして、第18
図(d)においてVアクセス信号とHアクセス信号を入
れ換えたうえで、Vアクセス信号のデータ変化方向を逆
にすると、表示される図形は第18図(c)に示すように
なる。第18図(c)は第17図で示される図形を360度右
方向に回転させたことになる。すなわち、Vアクセス信
号そよびHアクセス信号のとりかたおよび、そのデータ
の変化方向を選択することによって、図形を任意の角度
に回転して表示させることができる。
えることはできないが、メモリの横方向のアクセスをH
カウンタ11に基づいて加算器12kから発生する信号(こ
の信号をHアクセス信号と定義する)によって行ない、
メモリの縦方向のアクセスをVカウンタ10に基づいて加
算器12iから発生する信号(この信号をVアクセス信号
と定義する)によって行なうと、第17図に示すように表
示されていた図形は、第18図(b)に示すように表示さ
れる。この結果、第18図(b)の一点鎖線で表示される
図形は、第17図の実線で示す図形を135度右方向に回転
させたことになる。一方、第17図において、Vアクセス
信号および、Hアクセス信号の変化方向をそれぞれ逆方
向にすると、表示される図形は第18図(a)に示すよう
になる。第18図(a)において、一点鎖線で示される図
形は第17図の実線で示す図形を225度右方向に回転させ
たことになる。第18図(a)において、Vアクセス信号
およびHアクセス信号を入れ換えると、表示される図形
は第18図(d)に示すようになる。第18図(d)におい
て、一点鎖線で示される図形は第17図の実線で示す図形
を315度右方向に回転させたことになる。そして、第18
図(d)においてVアクセス信号とHアクセス信号を入
れ換えたうえで、Vアクセス信号のデータ変化方向を逆
にすると、表示される図形は第18図(c)に示すように
なる。第18図(c)は第17図で示される図形を360度右
方向に回転させたことになる。すなわち、Vアクセス信
号そよびHアクセス信号のとりかたおよび、そのデータ
の変化方向を選択することによって、図形を任意の角度
に回転して表示させることができる。
第18図の表示状態は第3図の表示状態に対応してお
り、前述した表示状態A,B,C,Dにおける図形の表示状態
は第18図における(a),(b),(c),(d)のよ
うになる。ここで、第18図(a),(c)と、第18図
(b),(d)とはVアクセス信号とHアクセス信号と
が入れ換わっている。このようなアクセス信号の入れ換
えを行なうために、第6図のセレクタ13d〜セレクタ13g
を設けている。前述の図形に回転を与える説明は表示状
態Cにおける状態を基準に説明しているので、使用した
キャラクタジェネレータのパターンは第11図に示すよう
に、横方向の位置がCHG・AD(V)信号で表わされ、縦
方向の位置がCHG・AD(H)信号で表わされるV形のパ
ターンを使用していた。表示状態Aにおいても、各信号
の変化方向が変るだけで、信号の組み合わせのものは変
わらないので、第11図に示すV形のパターンが使用でき
る。しかし、表示状態B,Dでは横方向がHアクセス信号
であって、縦方向がVアクセス信号であるから、第11図
に示すものと同一の図形を画面に表示しようとすると、
第19図に示すようなV形のパターンを90度回転させたH
形のパターンを使用する必要がある。このため、キャラ
クタジェネレータ15a〜15dはV形のパターンとH形の種
類のパターンを有し、処理装置1から供給される表示状
態信号と回転信号とによってそのパターンを選択してい
る。
り、前述した表示状態A,B,C,Dにおける図形の表示状態
は第18図における(a),(b),(c),(d)のよ
うになる。ここで、第18図(a),(c)と、第18図
(b),(d)とはVアクセス信号とHアクセス信号と
が入れ換わっている。このようなアクセス信号の入れ換
えを行なうために、第6図のセレクタ13d〜セレクタ13g
を設けている。前述の図形に回転を与える説明は表示状
態Cにおける状態を基準に説明しているので、使用した
キャラクタジェネレータのパターンは第11図に示すよう
に、横方向の位置がCHG・AD(V)信号で表わされ、縦
方向の位置がCHG・AD(H)信号で表わされるV形のパ
ターンを使用していた。表示状態Aにおいても、各信号
の変化方向が変るだけで、信号の組み合わせのものは変
わらないので、第11図に示すV形のパターンが使用でき
る。しかし、表示状態B,Dでは横方向がHアクセス信号
であって、縦方向がVアクセス信号であるから、第11図
に示すものと同一の図形を画面に表示しようとすると、
第19図に示すようなV形のパターンを90度回転させたH
形のパターンを使用する必要がある。このため、キャラ
クタジェネレータ15a〜15dはV形のパターンとH形の種
類のパターンを有し、処理装置1から供給される表示状
態信号と回転信号とによってそのパターンを選択してい
る。
なお、処理装置1は表示状態信号、原点信号、回転量
信号、左右方向信号発生しているが、、この信号は操作
者の手動によって制御しても良いし、ソフウエアの制御
によって発生しても良い。また回転角は最大が45度とし
ているがそれ以下でもよく、またマップおよびキャラク
タジェネレータで構成したメモリはRAMでもよいので、
グラフイックデイスプレイであっても、極めて高速に図
形の回転表示が行なえる。また、表示図形に連続的な回
転を与えるには処理装置1から発生する回転量信号を連
続的に変化させればよい。
信号、左右方向信号発生しているが、、この信号は操作
者の手動によって制御しても良いし、ソフウエアの制御
によって発生しても良い。また回転角は最大が45度とし
ているがそれ以下でもよく、またマップおよびキャラク
タジェネレータで構成したメモリはRAMでもよいので、
グラフイックデイスプレイであっても、極めて高速に図
形の回転表示が行なえる。また、表示図形に連続的な回
転を与えるには処理装置1から発生する回転量信号を連
続的に変化させればよい。
[発明の効果] 以上説明したように、この発明は、図形又は文字を表
示するためのデータを規則的に分割して複数個のキャラ
クタジェネレータに記憶させ、これらのキャラクタジェ
ネレータのデータのうち読出信号に対応した部分を同時
に読み出すようにしたので、データの読み出し時間が短
縮され、表示する図形又は文字の内容に制約を受けるこ
とがなく、しかも、図形や文字を所望の角度だけ回転さ
せて表示することができるという格別の効果を奏する。
示するためのデータを規則的に分割して複数個のキャラ
クタジェネレータに記憶させ、これらのキャラクタジェ
ネレータのデータのうち読出信号に対応した部分を同時
に読み出すようにしたので、データの読み出し時間が短
縮され、表示する図形又は文字の内容に制約を受けるこ
とがなく、しかも、図形や文字を所望の角度だけ回転さ
せて表示することができるという格別の効果を奏する。
第1図はこの発明にかかる一実施例を示すブロック図、
第2図は座標の回転を説明するためのグラフ、第3図は
メモリと表示エリヤの関係を説明するための図、第4図
は表示状態を説明するための図、第5図は第1図におけ
る座標回転処理部12の詳細を示すブロック図、第6図は
第1図におけるマップ読出信号発生部13の詳細を示すブ
ロック図、第7図は第1図におけるマップ部4の詳細を
示すブロック図、第8図はマップの記憶内容とアクセス
方向を示す図、第9図は第1図におけるキャラクタジネ
レータ読出信号発生部14の詳細を示すブロック図、第10
図は第1図におけるキャラクタジェネレータ部15の詳細
を示すブロック図、第11図はキャラクタジェネレータに
記憶されているV形のパターンを示す図、第12図は第1
図における図形組立部16の詳細を示すブロック図、第13
図はV信号とH信号との関係を示す図、第14図はメモリ
のアクセス方向を示す図、第15図は表示図形に回転を与
えたときに表示される状態を示す図、第16図はピクセル
の走査方向を示す図、第17図は表示状態Cにおいて表示
図形の回転範囲を示す図、第18図は4つの表示状態A,B,
C,Dにおいて同一の図形を回転させたときの表示状態を
示す図、第19図はキャラクタジェネレータに記憶される
H形のパターンを示す図、第20図は図形の回転を説明す
るためキャラクタジェネレータをアクセスしている状態
を示す図、第21図は図形の実際の表示状態を示す図、第
22図はラスタを説明するための図、第23図は従来装置の
構成を示すブロック図、第24図はキャラクタジェネレー
タの記憶内容を説明するためのブロック図、第25図は第
24図において読出された信号が表示される状態を示すタ
イミングチャートである。
第2図は座標の回転を説明するためのグラフ、第3図は
メモリと表示エリヤの関係を説明するための図、第4図
は表示状態を説明するための図、第5図は第1図におけ
る座標回転処理部12の詳細を示すブロック図、第6図は
第1図におけるマップ読出信号発生部13の詳細を示すブ
ロック図、第7図は第1図におけるマップ部4の詳細を
示すブロック図、第8図はマップの記憶内容とアクセス
方向を示す図、第9図は第1図におけるキャラクタジネ
レータ読出信号発生部14の詳細を示すブロック図、第10
図は第1図におけるキャラクタジェネレータ部15の詳細
を示すブロック図、第11図はキャラクタジェネレータに
記憶されているV形のパターンを示す図、第12図は第1
図における図形組立部16の詳細を示すブロック図、第13
図はV信号とH信号との関係を示す図、第14図はメモリ
のアクセス方向を示す図、第15図は表示図形に回転を与
えたときに表示される状態を示す図、第16図はピクセル
の走査方向を示す図、第17図は表示状態Cにおいて表示
図形の回転範囲を示す図、第18図は4つの表示状態A,B,
C,Dにおいて同一の図形を回転させたときの表示状態を
示す図、第19図はキャラクタジェネレータに記憶される
H形のパターンを示す図、第20図は図形の回転を説明す
るためキャラクタジェネレータをアクセスしている状態
を示す図、第21図は図形の実際の表示状態を示す図、第
22図はラスタを説明するための図、第23図は従来装置の
構成を示すブロック図、第24図はキャラクタジェネレー
タの記憶内容を説明するためのブロック図、第25図は第
24図において読出された信号が表示される状態を示すタ
イミングチャートである。
Claims (1)
- 【請求項1】行列状に配列されたピクセルから構成され
た図形を表示するためのラスタ走査方式の図形表示装置
であって、 前記図形を回転表示させるべき任意の回転角を指示する
ための回転角指示手段と、 ラスタ走査のために垂直方向読出信号及び水平方向読出
信号を発生するための信号発生手段(10、11)と、 前記垂直方向読出信号及び前記水平方向読出信号に前記
回転角に応じた座標変換を施す手段であって、表示すべ
き前記図形を順に指定する読出順序データと前記図形を
構成するピクセルを前記回転角に対応して指定するため
の読出信号とを生成するための信号生成手段(12、13、
4)と、 n個(ただし、nは2又は2の倍数)のキャラクタジェ
ネレータ(15a〜15d)であって、 それぞれの前記キャラクタジェネレータは、表示すべき
前記図形毎に、同数の列の前記ピクセルに対応するデー
タを記憶する列データの記憶部と、同数の行の前記ピク
セルに対応するデータを記憶する行データの記憶部とを
有しており、 i番目(ただし、i=1、2、3、・・・、n)の前記
キャラクタジェネレータの前記列データの記憶部は、前
記図形を構成するピクセルの列のうち、第i列から(n
−1)列おきに選択した列のピクセルに対応するデータ
を記憶し、 i番目の前記キャラクタジェネレータの前記行データの
記憶部は、前記図形を構成するピクセルの行のうち、第
i行から(n−1)行おきに選択した行のピクセルに対
応するデータを記憶している n個のキャラクタジェネレータと、 前記キャラクタジェネレータの前記列データの記憶部と
前記行データの記憶部とのうちのいずれか一方の記憶部
であって前記読出順序データによって指定された図形を
表すデータを記憶した記憶部を前記回転角に応じて選択
するための第1の選択手段と、 前記読出信号を前記n個のキャラクタジェネレータに与
え、選択された前記記憶部から、前記読出信号によって
指定されたn×n個のピクセルに対応するデータを同時
に、前記読出信号によって指定された順に読み出させる
ための読出手段(14)と、 前記キャラクタジェネレータから読み出されたデータ
を、前記読出信号により指定された順に選択する第2の
選択手段(16)と、 前記第2の選択手段(16)によって選択されたデータを
表示する表示手段(7)と、 を具備することを特徴とする図形表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59205670A JP2647073B2 (ja) | 1984-10-02 | 1984-10-02 | 図形表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59205670A JP2647073B2 (ja) | 1984-10-02 | 1984-10-02 | 図形表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9046284A Division JP2877779B2 (ja) | 1997-02-28 | 1997-02-28 | 図形表示装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6184682A JPS6184682A (ja) | 1986-04-30 |
JP2647073B2 true JP2647073B2 (ja) | 1997-08-27 |
Family
ID=16510742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59205670A Expired - Lifetime JP2647073B2 (ja) | 1984-10-02 | 1984-10-02 | 図形表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2647073B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55130582A (en) * | 1979-03-30 | 1980-10-09 | Canon Kk | Character pattern generator |
JPS5853351B2 (ja) * | 1979-10-03 | 1983-11-29 | 日本電信電話株式会社 | 音声合成装置 |
JPS56143488A (en) * | 1980-04-10 | 1981-11-09 | Canon Kk | Character pattern generator |
JPS5919360B2 (ja) * | 1981-05-06 | 1984-05-04 | 日本電信電話株式会社 | 音声合成装置 |
JPS58147798A (ja) * | 1982-02-27 | 1983-09-02 | 松下電工株式会社 | 音声合成装置 |
-
1984
- 1984-10-02 JP JP59205670A patent/JP2647073B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6184682A (ja) | 1986-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950013229B1 (ko) | 도형처리장치 및 도형처리방법 | |
KR100261688B1 (ko) | 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치 | |
GB2174278A (en) | Area-fill graphic image processing system | |
EP0201210B1 (en) | Video display system | |
JPH0695273B2 (ja) | デイスプレイ制御装置 | |
CA1220293A (en) | Raster scan digital display system | |
EP0827114B1 (en) | Method and apparatus for texture data | |
US5157385A (en) | Jagged-edge killer circuit for three-dimensional display | |
JP4182575B2 (ja) | 記憶装置および画像データ処理装置 | |
JP2647073B2 (ja) | 図形表示装置 | |
JPH05249953A (ja) | 画像表示装置 | |
JP2877779B2 (ja) | 図形表示装置及び方法 | |
JP4828006B2 (ja) | 画像処理装置 | |
JPS6184683A (ja) | 図形表示装置 | |
JPH051950B2 (ja) | ||
JPH0562747B2 (ja) | ||
JP2989627B2 (ja) | 動画表示装置 | |
JP2989642B2 (ja) | 動画表示装置 | |
JP2609628B2 (ja) | メモリアドレス制御装置 | |
JPS61235958A (ja) | 画像記憶装置 | |
JPH0562748B2 (ja) | ||
JP2913635B2 (ja) | ビツトマツプデイスプレイシステムにおける描画方法 | |
KR940010224B1 (ko) | 도형처리시스템 | |
KR100252648B1 (ko) | 그래픽스시스템및그래픽스드로잉방법 | |
JPS63129395A (ja) | 表示制御装置 |