JPS6149276A - 画像編集装置 - Google Patents
画像編集装置Info
- Publication number
- JPS6149276A JPS6149276A JP59170388A JP17038884A JPS6149276A JP S6149276 A JPS6149276 A JP S6149276A JP 59170388 A JP59170388 A JP 59170388A JP 17038884 A JP17038884 A JP 17038884A JP S6149276 A JPS6149276 A JP S6149276A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- adder
- terminal
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、1画像データをディジタル化して編集する
画像編集装置に係り、特に幾何学的変換が施された画像
データを編集する画像編集装置に関するものである。
画像編集装置に係り、特に幾何学的変換が施された画像
データを編集する画像編集装置に関するものである。
第1図は従来の画像編集装置の構成を示すブロック図で
あり、11は原画が書き込まれているフレームメモリ、
12は前記フレームメモリ11に書き込まれている原画
を幾何学的な変換、例えば回転、拡大、縮小等を行った
編集データを書き込むフレームメモリ、13は書き込み
アドレスを順次計数するアドレスカウンタ、14はこの
アドレスカウンタ13により出力される書き込みアドレ
ス(Xw、Yw)を演算し、読み出しアドレス(Xr、
Yr)を作成するアドレス演算部である。なお、アドレ
ス演算部14は下記の影射変換計算を実行する。
あり、11は原画が書き込まれているフレームメモリ、
12は前記フレームメモリ11に書き込まれている原画
を幾何学的な変換、例えば回転、拡大、縮小等を行った
編集データを書き込むフレームメモリ、13は書き込み
アドレスを順次計数するアドレスカウンタ、14はこの
アドレスカウンタ13により出力される書き込みアドレ
ス(Xw、Yw)を演算し、読み出しアドレス(Xr、
Yr)を作成するアドレス演算部である。なお、アドレ
ス演算部14は下記の影射変換計算を実行する。
・・・・・・・・・ (1)
・・・・・・・・・ (2)
第2図は上記第(1)式、第(2)式を演算するアドレ
ス演算部14の演算手順を示す従来のブロックダイヤグ
ラムで、21aは上記第(1)式。
ス演算部14の演算手順を示す従来のブロックダイヤグ
ラムで、21aは上記第(1)式。
第(2)式の係数す、 lを格納するレジスタ、21b
は同じく係数す、 2を格納するレジスタ。
は同じく係数す、 2を格納するレジスタ。
21cは同じく係数b13を格納するレジスタ、21d
は同じく係数b2Iを格納するレジスタ。
は同じく係数b2Iを格納するレジスタ。
21aは同じく係a bz 2を格納するレジスタ、2
1fは同じく係数b23を格納するレジスタ、21gは
同じく係数b31を格納するレジスタ、21hは同じく
係数b32を格納するレジスタ、21iは同じく係数b
33を格納するレジスタ、22a 〜22fは乗算器、
23a 〜23fは加算器、24a、24bは除算器、
25aは前記書き込みアドレスXwの入力部、25bは
前記書き込みアドレスYwの入力部である。
1fは同じく係数b23を格納するレジスタ、21gは
同じく係数b31を格納するレジスタ、21hは同じく
係数b32を格納するレジスタ、21iは同じく係数b
33を格納するレジスタ、22a 〜22fは乗算器、
23a 〜23fは加算器、24a、24bは除算器、
25aは前記書き込みアドレスXwの入力部、25bは
前記書き込みアドレスYwの入力部である。
次に演算動作について説明する。
入力部25aより入力される書き込みアドレスXwとレ
ジスタ21aに格納されている係数す、 l との乗算
を乗算器22aが実行し、入力部25bより入力される
書き込みアドレスYwとレジスタ2Tdに格納されてい
る係数b21 との乗算を乗算器22dが実行し、それ
ぞれの結果が加算器23aで加算され、さらにその加算
値と係数b31との加算を加算器23bが実行すること
により上記第(1)式中の分母が演算される。同様に上
記第(1)式中の分子、上記第(2)式中の分母1分子
が演算される。このように、従来の装置においては、画
像データの読み出しまたは書き込みアドレス、例えば上
記第(1)式、第(2)式に示す演算をする場合には、
乗算器22a〜22f 、加算器23a 〜23f 、
除算器24a 。
ジスタ21aに格納されている係数す、 l との乗算
を乗算器22aが実行し、入力部25bより入力される
書き込みアドレスYwとレジスタ2Tdに格納されてい
る係数b21 との乗算を乗算器22dが実行し、それ
ぞれの結果が加算器23aで加算され、さらにその加算
値と係数b31との加算を加算器23bが実行すること
により上記第(1)式中の分母が演算される。同様に上
記第(1)式中の分子、上記第(2)式中の分母1分子
が演算される。このように、従来の装置においては、画
像データの読み出しまたは書き込みアドレス、例えば上
記第(1)式、第(2)式に示す演算をする場合には、
乗算器22a〜22f 、加算器23a 〜23f 、
除算器24a 。
24b等をパイプラインに構成して、リアルタイム処理
等で高速に演算することができるようになっているが、
演算に応じて乗算器の個数が増加してしまうため、装は
のコストが大幅に高くなってしまう等の問題があった。
等で高速に演算することができるようになっているが、
演算に応じて乗算器の個数が増加してしまうため、装は
のコストが大幅に高くなってしまう等の問題があった。
これは、特にパーソナルユースで使用される機種に対し
て大きな問題となる。
て大きな問題となる。
この発明は上記の問題を解決するためになされたもので
、構成が簡単で、かつ、低コストで読み出しアドレスお
よび書き込みアドレスを演算できる画像編集装置を提供
することを目的とする。
、構成が簡単で、かつ、低コストで読み出しアドレスお
よび書き込みアドレスを演算できる画像編集装置を提供
することを目的とする。
7第3図はこの発明の一実施例を示す画像編集装置にお
けるアドレス演算部の構成ブロック図であり、22a
〜22i 、25a 、25bは第2図のものと同
一のものを示し、31a〜31eは各ターミナルTl#
T2またはT、〜T4を切り換えるスイッチで、この発
明のデータ切換え手段をなすものである。32a 、3
2bは乗算器、33a 、33bは加算器、34a
〜34Fは前記乗算器32a、32bまたは加算器・3
3a。
けるアドレス演算部の構成ブロック図であり、22a
〜22i 、25a 、25bは第2図のものと同
一のものを示し、31a〜31eは各ターミナルTl#
T2またはT、〜T4を切り換えるスイッチで、この発
明のデータ切換え手段をなすものである。32a 、3
2bは乗算器、33a 、33bは加算器、34a
〜34Fは前記乗算器32a、32bまたは加算器・3
3a。
33bの演算結実用のラッチ、35は逆数器となるリー
ドオンリメモリ(ROM)で、この発明の変換手段をな
すものである。36は前記ラッチ34a 〜34fおよ
びスイッチ31a〜31eを制御するコトロールロジッ
クで、この発明の制御手段をなすものである。
ドオンリメモリ(ROM)で、この発明の変換手段をな
すものである。36は前記ラッチ34a 〜34fおよ
びスイッチ31a〜31eを制御するコトロールロジッ
クで、この発明の制御手段をなすものである。
次に第4図のタイミングチャートを参照しながら動作に
ついて説明する。なお、C1〜C5は各サイクルを表す
。また各サイクルはコントロールロジック36により指
定されるクロックで動作する。
ついて説明する。なお、C1〜C5は各サイクルを表す
。また各サイクルはコントロールロジック36により指
定されるクロックで動作する。
スイッチ31a〜31dがターミナルT1に接続され、
乗算器32aによりrb I3 XXv Jが、乗算器
32bによりrb23XYWJがそれぞれ、例えば10
0nsで演算される(C1)。次いで、スイッチ31c
、31dがターミナルT2に接続され、スイッチ31e
がターミナルT1に接続され、乗算器32aによりrb
IIXXw Jが、乗算器32bにより’b21XY
WJがそれぞれ演算され、さらに、加算器33aにより
rb13XXw+b23XYw+b33Jが演算(例え
ば50ns)される(C2)。続いて、スイッチ31c
、31bがターミナルT3に、スイッチ31eがターミ
ナルT2にそれぞれ接続され、乗算器32aによりrb
、 2XXw Jが、乗算器32bにより「b、2XY
w」がそれぞれ演算され、さらに加算器33aによりr
b 11 XXw+b2□XYwJが演算され、その後
、加算器33bによりrb 1□XXw +b21 X
Yw +b3、」が演算される(C3)。このサイクル
c3の開始時点で、サイクルc2で演Q−されたrb
13 XXw +b23 XYw +b33 Jがラッ
チ34fでラッチされる。次にスイッチ31a 。
乗算器32aによりrb I3 XXv Jが、乗算器
32bによりrb23XYWJがそれぞれ、例えば10
0nsで演算される(C1)。次いで、スイッチ31c
、31dがターミナルT2に接続され、スイッチ31e
がターミナルT1に接続され、乗算器32aによりrb
IIXXw Jが、乗算器32bにより’b21XY
WJがそれぞれ演算され、さらに、加算器33aにより
rb13XXw+b23XYw+b33Jが演算(例え
ば50ns)される(C2)。続いて、スイッチ31c
、31bがターミナルT3に、スイッチ31eがターミ
ナルT2にそれぞれ接続され、乗算器32aによりrb
、 2XXw Jが、乗算器32bにより「b、2XY
w」がそれぞれ演算され、さらに加算器33aによりr
b 11 XXw+b2□XYwJが演算され、その後
、加算器33bによりrb 1□XXw +b21 X
Yw +b3、」が演算される(C3)。このサイクル
c3の開始時点で、サイクルc2で演Q−されたrb
13 XXw +b23 XYw +b33 Jがラッ
チ34fでラッチされる。次にスイッチ31a 。
31bがターミナルT3に、スイッチ31eがターミナ
ルT1にそれぞれ接続され、加算器33aによりrb
12 XXw +b 22 XYv Jが演算され、そ
の後、加算器33bによりrb 、 2 xXw +b
22 XYw+b32 Jが演算される(C4)、この
サイクルC4の開始時点で、サイク’JlzC3で演算
すhりrb 、 、 XXw +b 2、XYw +b
31Jがラッチ34eでラッチされる。また、サイク
ルC3でラッチされた「b13・XXw+b23XYw
+b33JはサイクルC3、C4の間にROM35 (
例えばアクセスタイム200 ns)により逆数(1/
(b l 3 XXw +b 23 XYv +b
33 ) )に変換される。続いて、スイッチ31a、
31bがターミナルT2に、スイッチ31c 、31
dがターミナルT4に、スイッチ31eがターミナルT
3にそれぞれ接続される。そして、乗算器32aにより
演算され、ラッチ34eにラッチされている「b11×
Xw+b2.XYw+b31J とROM35で逆数変
換されたl / (b 13 XXv +b 23 X
Yw+b 33)との乗算が実行されるとともに、乗
算器32bによりサイクルC4で演算されたrb 12
XXw +b22 XYw +b32 JとROM3
5でl!変換サすタ1/ (b l 3 XXw+b
23 XYw +b 33 )との乗算が実行され、上
記第(1)、(2)式に示される読み出しアドレス(X
r、Yr)がラッチ34c 、34dにラッチされる
(C5)。なお、上記サイクルC1〜C5に要するサイ
クルタイムは1画像データに対して、この例では500
nsとなる。
ルT1にそれぞれ接続され、加算器33aによりrb
12 XXw +b 22 XYv Jが演算され、そ
の後、加算器33bによりrb 、 2 xXw +b
22 XYw+b32 Jが演算される(C4)、この
サイクルC4の開始時点で、サイク’JlzC3で演算
すhりrb 、 、 XXw +b 2、XYw +b
31Jがラッチ34eでラッチされる。また、サイク
ルC3でラッチされた「b13・XXw+b23XYw
+b33JはサイクルC3、C4の間にROM35 (
例えばアクセスタイム200 ns)により逆数(1/
(b l 3 XXw +b 23 XYv +b
33 ) )に変換される。続いて、スイッチ31a、
31bがターミナルT2に、スイッチ31c 、31
dがターミナルT4に、スイッチ31eがターミナルT
3にそれぞれ接続される。そして、乗算器32aにより
演算され、ラッチ34eにラッチされている「b11×
Xw+b2.XYw+b31J とROM35で逆数変
換されたl / (b 13 XXv +b 23 X
Yw+b 33)との乗算が実行されるとともに、乗
算器32bによりサイクルC4で演算されたrb 12
XXw +b22 XYw +b32 JとROM3
5でl!変換サすタ1/ (b l 3 XXw+b
23 XYw +b 33 )との乗算が実行され、上
記第(1)、(2)式に示される読み出しアドレス(X
r、Yr)がラッチ34c 、34dにラッチされる
(C5)。なお、上記サイクルC1〜C5に要するサイ
クルタイムは1画像データに対して、この例では500
nsとなる。
このように、この発明は乗算器32a、32bおよび加
算器33a 、33b 、さらにROM35により従来
同様のアドレス演算が実行でき、アドレス演算のサイク
ルタイムも従来に匹敵する能力を備えている。
算器33a 、33b 、さらにROM35により従来
同様のアドレス演算が実行でき、アドレス演算のサイク
ルタイムも従来に匹敵する能力を備えている。
以上説明したように、この発明はアドレス演算部を読み
込みアドレスを演算するための乗算器および加算器に選
択的に与える複数の係数データを切り換えるデータ切換
え手段と1乗算器および加算器により得られる演算値を
逆数変換する変換手段と、データ切換え手段に係数デー
タを選択させるデータ選択指令を送出するするとともに
、乗算器または加算器に演算指令を送出する制御手段と
で構成したので、必要最小限の乗算器と加算器により所
定の読み込みアドレスを演算することができ、大幅にコ
ストを低減できる。また、装置の構成が簡略できるので
、装置を小型にできる等の利点を有する。
込みアドレスを演算するための乗算器および加算器に選
択的に与える複数の係数データを切り換えるデータ切換
え手段と1乗算器および加算器により得られる演算値を
逆数変換する変換手段と、データ切換え手段に係数デー
タを選択させるデータ選択指令を送出するするとともに
、乗算器または加算器に演算指令を送出する制御手段と
で構成したので、必要最小限の乗算器と加算器により所
定の読み込みアドレスを演算することができ、大幅にコ
ストを低減できる。また、装置の構成が簡略できるので
、装置を小型にできる等の利点を有する。
第1図は従来の画像編集装置の構成を示すブロック図、
第2図は読み込みアドレスの演算手順を示す従来のブロ
ックダイヤグラム、m3図はこの発明の一実施例を示す
画像編集装置におけるアドレス演算部の構成ブロック図
、第4図はこの発明の演算動作を説明するタイムチャー
トである。 p中、11.12はフレームメモリ、13はアドレスカ
ウンタ、14はアドレス演算部、21a〜21iはレジ
スタ、22a〜22fは乗算器、23a 〜23fは加
算器、24a、24bは除算器、25a、25bは入力
部、31a〜31eはスイッチ、32a、32bは乗算
器、33a。 33bは加算器、34a 〜34fはラッチ、35はR
OM、36はコトロールロジックである。 第1図 第2図 第3図 xrY「
第2図は読み込みアドレスの演算手順を示す従来のブロ
ックダイヤグラム、m3図はこの発明の一実施例を示す
画像編集装置におけるアドレス演算部の構成ブロック図
、第4図はこの発明の演算動作を説明するタイムチャー
トである。 p中、11.12はフレームメモリ、13はアドレスカ
ウンタ、14はアドレス演算部、21a〜21iはレジ
スタ、22a〜22fは乗算器、23a 〜23fは加
算器、24a、24bは除算器、25a、25bは入力
部、31a〜31eはスイッチ、32a、32bは乗算
器、33a。 33bは加算器、34a 〜34fはラッチ、35はR
OM、36はコトロールロジックである。 第1図 第2図 第3図 xrY「
Claims (1)
- 作成された1フレームの画像データの書き込みアドレス
に対して所定の演算を行い読み出しアドレスを決定する
アドレス演算部を有する画像編集装置において、前記ア
ドレス演算部を前記読み込みアドレスを演算するための
乗算器および加算器に選択的に与える複数の係数データ
を切り換えるデータ切換え手段と、前記乗算器および加
算器により得られる演算値を逆数変換する変換手段と、
前記データ切換え手段に前記係数データを選択させるデ
ータ選択指令を送出するとともに、前記乗算器または前
記加算器に演算指令を送出する制御手段とで構成したこ
とを特徴とする画像編集装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59170388A JPS6149276A (ja) | 1984-08-17 | 1984-08-17 | 画像編集装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59170388A JPS6149276A (ja) | 1984-08-17 | 1984-08-17 | 画像編集装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6149276A true JPS6149276A (ja) | 1986-03-11 |
Family
ID=15904004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59170388A Pending JPS6149276A (ja) | 1984-08-17 | 1984-08-17 | 画像編集装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6149276A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63191883A (ja) * | 1987-02-04 | 1988-08-09 | Sanyo Kokusaku Pulp Co Ltd | 低温安定性の優れたエマルション型コンクリートシーラー組成物およびその製法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54136148A (en) * | 1978-04-13 | 1979-10-23 | Iryo Gijutsu Kenkyu Kaihatsu Zaidan | Rotary arithmetic unit for rectangular coordinates |
JPS5972568A (ja) * | 1982-10-20 | 1984-04-24 | Sony Corp | 画像変換装置 |
-
1984
- 1984-08-17 JP JP59170388A patent/JPS6149276A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54136148A (en) * | 1978-04-13 | 1979-10-23 | Iryo Gijutsu Kenkyu Kaihatsu Zaidan | Rotary arithmetic unit for rectangular coordinates |
JPS5972568A (ja) * | 1982-10-20 | 1984-04-24 | Sony Corp | 画像変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63191883A (ja) * | 1987-02-04 | 1988-08-09 | Sanyo Kokusaku Pulp Co Ltd | 低温安定性の優れたエマルション型コンクリートシーラー組成物およびその製法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2959104B2 (ja) | 信号処理プロセッサ | |
JPS62256129A (ja) | 演算処理装置 | |
JPS6149276A (ja) | 画像編集装置 | |
US5740070A (en) | Apparatus for automatically generating logic circuit | |
JPH0528431B2 (ja) | ||
JP3055316B2 (ja) | デジタル信号プロセッサ | |
JPS6260755B2 (ja) | ||
JP3230449B2 (ja) | 信号処理装置 | |
JP2741869B2 (ja) | 座標逆変換プロセッサ | |
JPH0755635Y2 (ja) | 小型電子式計算機 | |
JPH02202229A (ja) | データ入力装置 | |
JP2610817B2 (ja) | アドレス生成装置 | |
JP2902006B2 (ja) | 情報提示装置 | |
JPH0610392Y2 (ja) | 表示制御回路 | |
JPS61294503A (ja) | 演算ユニツト | |
JPS6151242A (ja) | 命令デコ−ド回路 | |
JPS642290B2 (ja) | ||
JPS5944656B2 (ja) | デイジタル微分解析機の積分方式 | |
JPH076082A (ja) | アドレス生成装置 | |
JP3088956B2 (ja) | 演算装置 | |
JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
Pauwels et al. | Formalisation of multi-precision arithmetic for high-level synthesis of DSP architectures | |
JPH07105342A (ja) | 画像処理装置 | |
JPS59216262A (ja) | アドレス変換装置 | |
JP2001249955A (ja) | 高位合成方法 |