JPS6149276A - 画像編集装置 - Google Patents
画像編集装置Info
- Publication number
- JPS6149276A JPS6149276A JP59170388A JP17038884A JPS6149276A JP S6149276 A JPS6149276 A JP S6149276A JP 59170388 A JP59170388 A JP 59170388A JP 17038884 A JP17038884 A JP 17038884A JP S6149276 A JPS6149276 A JP S6149276A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- adder
- terminal
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、１画像データをディジタル化して編集する
画像編集装置に係り、特に幾何学的変換が施された画像
データを編集する画像編集装置に関するものである。
画像編集装置に係り、特に幾何学的変換が施された画像
データを編集する画像編集装置に関するものである。
第１図は従来の画像編集装置の構成を示すブロック図で
あり、１１は原画が書き込まれているフレームメモリ、
１２は前記フレームメモリ１１に書き込まれている原画
を幾何学的な変換、例えば回転、拡大、縮小等を行った
編集データを書き込むフレームメモリ、１３は書き込み
アドレスを順次計数するアドレスカウンタ、１４はこの
アドレスカウンタ１３により出力される書き込みアドレ
ス（Ｘｗ、Ｙｗ）を演算し、読み出しアドレス（Ｘｒ、
Ｙｒ）を作成するアドレス演算部である。なお、アドレ
ス演算部１４は下記の影射変換計算を実行する。
あり、１１は原画が書き込まれているフレームメモリ、
１２は前記フレームメモリ１１に書き込まれている原画
を幾何学的な変換、例えば回転、拡大、縮小等を行った
編集データを書き込むフレームメモリ、１３は書き込み
アドレスを順次計数するアドレスカウンタ、１４はこの
アドレスカウンタ１３により出力される書き込みアドレ
ス（Ｘｗ、Ｙｗ）を演算し、読み出しアドレス（Ｘｒ、
Ｙｒ）を作成するアドレス演算部である。なお、アドレ
ス演算部１４は下記の影射変換計算を実行する。
・・・・・・・・・ （１）
・・・・・・・・・ （２）
第２図は上記第（１）式、第（２）式を演算するアドレ
ス演算部１４の演算手順を示す従来のブロックダイヤグ
ラムで、２１ａは上記第（１）式。
ス演算部１４の演算手順を示す従来のブロックダイヤグ
ラムで、２１ａは上記第（１）式。
第（２）式の係数す、 ｌを格納するレジスタ、２１ｂ
は同じく係数す、 ２を格納するレジスタ。
は同じく係数す、 ２を格納するレジスタ。
２１ｃは同じく係数ｂ１３を格納するレジスタ、２１ｄ
は同じく係数ｂ２Ｉを格納するレジスタ。
は同じく係数ｂ２Ｉを格納するレジスタ。
２１ａは同じく係ａ ｂｚ ２を格納するレジスタ、２
１ｆは同じく係数ｂ２３を格納するレジスタ、２１ｇは
同じく係数ｂ３１を格納するレジスタ、２１ｈは同じく
係数ｂ３２を格納するレジスタ、２１ｉは同じく係数ｂ
３３を格納するレジスタ、２２ａ 〜２２ｆは乗算器、
２３ａ 〜２３ｆは加算器、２４ａ、２４ｂは除算器、
２５ａは前記書き込みアドレスＸｗの入力部、２５ｂは
前記書き込みアドレスＹｗの入力部である。
１ｆは同じく係数ｂ２３を格納するレジスタ、２１ｇは
同じく係数ｂ３１を格納するレジスタ、２１ｈは同じく
係数ｂ３２を格納するレジスタ、２１ｉは同じく係数ｂ
３３を格納するレジスタ、２２ａ 〜２２ｆは乗算器、
２３ａ 〜２３ｆは加算器、２４ａ、２４ｂは除算器、
２５ａは前記書き込みアドレスＸｗの入力部、２５ｂは
前記書き込みアドレスＹｗの入力部である。
次に演算動作について説明する。
入力部２５ａより入力される書き込みアドレスＸｗとレ
ジスタ２１ａに格納されている係数す、 ｌ との乗算
を乗算器２２ａが実行し、入力部２５ｂより入力される
書き込みアドレスＹｗとレジスタ２Ｔｄに格納されてい
る係数ｂ２１ との乗算を乗算器２２ｄが実行し、それ
ぞれの結果が加算器２３ａで加算され、さらにその加算
値と係数ｂ３１との加算を加算器２３ｂが実行すること
により上記第（１）式中の分母が演算される。同様に上
記第（１）式中の分子、上記第（２）式中の分母１分子
が演算される。このように、従来の装置においては、画
像データの読み出しまたは書き込みアドレス、例えば上
記第（１）式、第（２）式に示す演算をする場合には、
乗算器２２ａ〜２２ｆ 、加算器２３ａ 〜２３ｆ 、
除算器２４ａ 。
ジスタ２１ａに格納されている係数す、 ｌ との乗算
を乗算器２２ａが実行し、入力部２５ｂより入力される
書き込みアドレスＹｗとレジスタ２Ｔｄに格納されてい
る係数ｂ２１ との乗算を乗算器２２ｄが実行し、それ
ぞれの結果が加算器２３ａで加算され、さらにその加算
値と係数ｂ３１との加算を加算器２３ｂが実行すること
により上記第（１）式中の分母が演算される。同様に上
記第（１）式中の分子、上記第（２）式中の分母１分子
が演算される。このように、従来の装置においては、画
像データの読み出しまたは書き込みアドレス、例えば上
記第（１）式、第（２）式に示す演算をする場合には、
乗算器２２ａ〜２２ｆ 、加算器２３ａ 〜２３ｆ 、
除算器２４ａ 。
２４ｂ等をパイプラインに構成して、リアルタイム処理
等で高速に演算することができるようになっているが、
演算に応じて乗算器の個数が増加してしまうため、装は
のコストが大幅に高くなってしまう等の問題があった。
等で高速に演算することができるようになっているが、
演算に応じて乗算器の個数が増加してしまうため、装は
のコストが大幅に高くなってしまう等の問題があった。
これは、特にパーソナルユースで使用される機種に対し
て大きな問題となる。
て大きな問題となる。
この発明は上記の問題を解決するためになされたもので
、構成が簡単で、かつ、低コストで読み出しアドレスお
よび書き込みアドレスを演算できる画像編集装置を提供
することを目的とする。
、構成が簡単で、かつ、低コストで読み出しアドレスお
よび書き込みアドレスを演算できる画像編集装置を提供
することを目的とする。
７第３図はこの発明の一実施例を示す画像編集装置にお
けるアドレス演算部の構成ブロック図であり、２２ａ
〜２２ｉ 、２５ａ 、２５ｂは第２図のものと同
一のものを示し、３１ａ〜３１ｅは各ターミナルＴｌ＃
Ｔ２またはＴ、〜Ｔ４を切り換えるスイッチで、この発
明のデータ切換え手段をなすものである。３２ａ 、３
２ｂは乗算器、３３ａ 、３３ｂは加算器、３４ａ
〜３４Ｆは前記乗算器３２ａ、３２ｂまたは加算器・３
３ａ。
けるアドレス演算部の構成ブロック図であり、２２ａ
〜２２ｉ 、２５ａ 、２５ｂは第２図のものと同
一のものを示し、３１ａ〜３１ｅは各ターミナルＴｌ＃
Ｔ２またはＴ、〜Ｔ４を切り換えるスイッチで、この発
明のデータ切換え手段をなすものである。３２ａ 、３
２ｂは乗算器、３３ａ 、３３ｂは加算器、３４ａ
〜３４Ｆは前記乗算器３２ａ、３２ｂまたは加算器・３
３ａ。
３３ｂの演算結実用のラッチ、３５は逆数器となるリー
ドオンリメモリ（ＲＯＭ）で、この発明の変換手段をな
すものである。３６は前記ラッチ３４ａ 〜３４ｆおよ
びスイッチ３１ａ〜３１ｅを制御するコトロールロジッ
クで、この発明の制御手段をなすものである。
ドオンリメモリ（ＲＯＭ）で、この発明の変換手段をな
すものである。３６は前記ラッチ３４ａ 〜３４ｆおよ
びスイッチ３１ａ〜３１ｅを制御するコトロールロジッ
クで、この発明の制御手段をなすものである。
次に第４図のタイミングチャートを参照しながら動作に
ついて説明する。なお、Ｃ１〜Ｃ５は各サイクルを表す
。また各サイクルはコントロールロジック３６により指
定されるクロックで動作する。
ついて説明する。なお、Ｃ１〜Ｃ５は各サイクルを表す
。また各サイクルはコントロールロジック３６により指
定されるクロックで動作する。
スイッチ３１ａ〜３１ｄがターミナルＴ１に接続され、
乗算器３２ａによりｒｂ Ｉ３ ＸＸｖ Ｊが、乗算器
３２ｂによりｒｂ２３ＸＹＷＪがそれぞれ、例えば１０
０ｎｓで演算される（Ｃ１）。次いで、スイッチ３１ｃ
、３１ｄがターミナルＴ２に接続され、スイッチ３１ｅ
がターミナルＴ１に接続され、乗算器３２ａによりｒｂ
ＩＩＸＸｗ Ｊが、乗算器３２ｂにより’ｂ２１ＸＹ
ＷＪがそれぞれ演算され、さらに、加算器３３ａにより
ｒｂ１３ＸＸｗ＋ｂ２３ＸＹｗ＋ｂ３３Ｊが演算（例え
ば５０ｎｓ）される（Ｃ２）。続いて、スイッチ３１ｃ
、３１ｂがターミナルＴ３に、スイッチ３１ｅがターミ
ナルＴ２にそれぞれ接続され、乗算器３２ａによりｒｂ
、 ２ＸＸｗ Ｊが、乗算器３２ｂにより「ｂ、２ＸＹ
ｗ」がそれぞれ演算され、さらに加算器３３ａによりｒ
ｂ １１ ＸＸｗ＋ｂ２□ＸＹｗＪが演算され、その後
、加算器３３ｂによりｒｂ １□ＸＸｗ ＋ｂ２１ Ｘ
Ｙｗ ＋ｂ３、」が演算される（Ｃ３）。このサイクル
ｃ３の開始時点で、サイクルｃ２で演Ｑ−されたｒｂ
１３ ＸＸｗ ＋ｂ２３ ＸＹｗ ＋ｂ３３ Ｊがラッ
チ３４ｆでラッチされる。次にスイッチ３１ａ 。
乗算器３２ａによりｒｂ Ｉ３ ＸＸｖ Ｊが、乗算器
３２ｂによりｒｂ２３ＸＹＷＪがそれぞれ、例えば１０
０ｎｓで演算される（Ｃ１）。次いで、スイッチ３１ｃ
、３１ｄがターミナルＴ２に接続され、スイッチ３１ｅ
がターミナルＴ１に接続され、乗算器３２ａによりｒｂ
ＩＩＸＸｗ Ｊが、乗算器３２ｂにより’ｂ２１ＸＹ
ＷＪがそれぞれ演算され、さらに、加算器３３ａにより
ｒｂ１３ＸＸｗ＋ｂ２３ＸＹｗ＋ｂ３３Ｊが演算（例え
ば５０ｎｓ）される（Ｃ２）。続いて、スイッチ３１ｃ
、３１ｂがターミナルＴ３に、スイッチ３１ｅがターミ
ナルＴ２にそれぞれ接続され、乗算器３２ａによりｒｂ
、 ２ＸＸｗ Ｊが、乗算器３２ｂにより「ｂ、２ＸＹ
ｗ」がそれぞれ演算され、さらに加算器３３ａによりｒ
ｂ １１ ＸＸｗ＋ｂ２□ＸＹｗＪが演算され、その後
、加算器３３ｂによりｒｂ １□ＸＸｗ ＋ｂ２１ Ｘ
Ｙｗ ＋ｂ３、」が演算される（Ｃ３）。このサイクル
ｃ３の開始時点で、サイクルｃ２で演Ｑ−されたｒｂ
１３ ＸＸｗ ＋ｂ２３ ＸＹｗ ＋ｂ３３ Ｊがラッ
チ３４ｆでラッチされる。次にスイッチ３１ａ 。
３１ｂがターミナルＴ３に、スイッチ３１ｅがターミナ
ルＴ１にそれぞれ接続され、加算器３３ａによりｒｂ
１２ ＸＸｗ ＋ｂ ２２ ＸＹｖ Ｊが演算され、そ
の後、加算器３３ｂによりｒｂ 、 ２ ｘＸｗ ＋ｂ
２２ ＸＹｗ＋ｂ３２ Ｊが演算される（Ｃ４）、この
サイクルＣ４の開始時点で、サイク’ＪｌｚＣ３で演算
すｈりｒｂ 、 、 ＸＸｗ ＋ｂ ２、ＸＹｗ ＋ｂ
３１Ｊがラッチ３４ｅでラッチされる。また、サイク
ルＣ３でラッチされた「ｂ１３・ＸＸｗ＋ｂ２３ＸＹｗ
＋ｂ３３ＪはサイクルＣ３、Ｃ４の間にＲＯＭ３５ （
例えばアクセスタイム２００ ｎｓ）により逆数（１／
（ｂ ｌ ３ ＸＸｗ ＋ｂ ２３ ＸＹｖ ＋ｂ
３３ ） ）に変換される。続いて、スイッチ３１ａ、
３１ｂがターミナルＴ２に、スイッチ３１ｃ 、３１
ｄがターミナルＴ４に、スイッチ３１ｅがターミナルＴ
３にそれぞれ接続される。そして、乗算器３２ａにより
演算され、ラッチ３４ｅにラッチされている「ｂ１１×
Ｘｗ＋ｂ２．ＸＹｗ＋ｂ３１Ｊ とＲＯＭ３５で逆数変
換されたｌ ／ （ｂ １３ ＸＸｖ ＋ｂ ２３ Ｘ
Ｙｗ＋ｂ ３３）との乗算が実行されるとともに、乗
算器３２ｂによりサイクルＣ４で演算されたｒｂ １２
ＸＸｗ ＋ｂ２２ ＸＹｗ ＋ｂ３２ ＪとＲＯＭ３
５でｌ！変換サすタ１／ （ｂ ｌ ３ ＸＸｗ＋ｂ
２３ ＸＹｗ ＋ｂ ３３ ）との乗算が実行され、上
記第（１）、（２）式に示される読み出しアドレス（Ｘ
ｒ、Ｙｒ）がラッチ３４ｃ 、３４ｄにラッチされる
（Ｃ５）。なお、上記サイクルＣ１〜Ｃ５に要するサイ
クルタイムは１画像データに対して、この例では５００
ｎｓとなる。
ルＴ１にそれぞれ接続され、加算器３３ａによりｒｂ
１２ ＸＸｗ ＋ｂ ２２ ＸＹｖ Ｊが演算され、そ
の後、加算器３３ｂによりｒｂ 、 ２ ｘＸｗ ＋ｂ
２２ ＸＹｗ＋ｂ３２ Ｊが演算される（Ｃ４）、この
サイクルＣ４の開始時点で、サイク’ＪｌｚＣ３で演算
すｈりｒｂ 、 、 ＸＸｗ ＋ｂ ２、ＸＹｗ ＋ｂ
３１Ｊがラッチ３４ｅでラッチされる。また、サイク
ルＣ３でラッチされた「ｂ１３・ＸＸｗ＋ｂ２３ＸＹｗ
＋ｂ３３ＪはサイクルＣ３、Ｃ４の間にＲＯＭ３５ （
例えばアクセスタイム２００ ｎｓ）により逆数（１／
（ｂ ｌ ３ ＸＸｗ ＋ｂ ２３ ＸＹｖ ＋ｂ
３３ ） ）に変換される。続いて、スイッチ３１ａ、
３１ｂがターミナルＴ２に、スイッチ３１ｃ 、３１
ｄがターミナルＴ４に、スイッチ３１ｅがターミナルＴ
３にそれぞれ接続される。そして、乗算器３２ａにより
演算され、ラッチ３４ｅにラッチされている「ｂ１１×
Ｘｗ＋ｂ２．ＸＹｗ＋ｂ３１Ｊ とＲＯＭ３５で逆数変
換されたｌ ／ （ｂ １３ ＸＸｖ ＋ｂ ２３ Ｘ
Ｙｗ＋ｂ ３３）との乗算が実行されるとともに、乗
算器３２ｂによりサイクルＣ４で演算されたｒｂ １２
ＸＸｗ ＋ｂ２２ ＸＹｗ ＋ｂ３２ ＪとＲＯＭ３
５でｌ！変換サすタ１／ （ｂ ｌ ３ ＸＸｗ＋ｂ
２３ ＸＹｗ ＋ｂ ３３ ）との乗算が実行され、上
記第（１）、（２）式に示される読み出しアドレス（Ｘ
ｒ、Ｙｒ）がラッチ３４ｃ 、３４ｄにラッチされる
（Ｃ５）。なお、上記サイクルＣ１〜Ｃ５に要するサイ
クルタイムは１画像データに対して、この例では５００
ｎｓとなる。
このように、この発明は乗算器３２ａ、３２ｂおよび加
算器３３ａ 、３３ｂ 、さらにＲＯＭ３５により従来
同様のアドレス演算が実行でき、アドレス演算のサイク
ルタイムも従来に匹敵する能力を備えている。
算器３３ａ 、３３ｂ 、さらにＲＯＭ３５により従来
同様のアドレス演算が実行でき、アドレス演算のサイク
ルタイムも従来に匹敵する能力を備えている。
以上説明したように、この発明はアドレス演算部を読み
込みアドレスを演算するための乗算器および加算器に選
択的に与える複数の係数データを切り換えるデータ切換
え手段と１乗算器および加算器により得られる演算値を
逆数変換する変換手段と、データ切換え手段に係数デー
タを選択させるデータ選択指令を送出するするとともに
、乗算器または加算器に演算指令を送出する制御手段と
で構成したので、必要最小限の乗算器と加算器により所
定の読み込みアドレスを演算することができ、大幅にコ
ストを低減できる。また、装置の構成が簡略できるので
、装置を小型にできる等の利点を有する。
込みアドレスを演算するための乗算器および加算器に選
択的に与える複数の係数データを切り換えるデータ切換
え手段と１乗算器および加算器により得られる演算値を
逆数変換する変換手段と、データ切換え手段に係数デー
タを選択させるデータ選択指令を送出するするとともに
、乗算器または加算器に演算指令を送出する制御手段と
で構成したので、必要最小限の乗算器と加算器により所
定の読み込みアドレスを演算することができ、大幅にコ
ストを低減できる。また、装置の構成が簡略できるので
、装置を小型にできる等の利点を有する。
第１図は従来の画像編集装置の構成を示すブロック図、
第２図は読み込みアドレスの演算手順を示す従来のブロ
ックダイヤグラム、ｍ３図はこの発明の一実施例を示す
画像編集装置におけるアドレス演算部の構成ブロック図
、第４図はこの発明の演算動作を説明するタイムチャー
トである。 ｐ中、１１．１２はフレームメモリ、１３はアドレスカ
ウンタ、１４はアドレス演算部、２１ａ〜２１ｉはレジ
スタ、２２ａ〜２２ｆは乗算器、２３ａ 〜２３ｆは加
算器、２４ａ、２４ｂは除算器、２５ａ、２５ｂは入力
部、３１ａ〜３１ｅはスイッチ、３２ａ、３２ｂは乗算
器、３３ａ。 ３３ｂは加算器、３４ａ 〜３４ｆはラッチ、３５はＲ
ＯＭ、３６はコトロールロジックである。 第１図 第２図 第３図 ｘｒＹ「
第２図は読み込みアドレスの演算手順を示す従来のブロ
ックダイヤグラム、ｍ３図はこの発明の一実施例を示す
画像編集装置におけるアドレス演算部の構成ブロック図
、第４図はこの発明の演算動作を説明するタイムチャー
トである。 ｐ中、１１．１２はフレームメモリ、１３はアドレスカ
ウンタ、１４はアドレス演算部、２１ａ〜２１ｉはレジ
スタ、２２ａ〜２２ｆは乗算器、２３ａ 〜２３ｆは加
算器、２４ａ、２４ｂは除算器、２５ａ、２５ｂは入力
部、３１ａ〜３１ｅはスイッチ、３２ａ、３２ｂは乗算
器、３３ａ。 ３３ｂは加算器、３４ａ 〜３４ｆはラッチ、３５はＲ
ＯＭ、３６はコトロールロジックである。 第１図 第２図 第３図 ｘｒＹ「
Claims (1)
- 作成された１フレームの画像データの書き込みアドレス
に対して所定の演算を行い読み出しアドレスを決定する
アドレス演算部を有する画像編集装置において、前記ア
ドレス演算部を前記読み込みアドレスを演算するための
乗算器および加算器に選択的に与える複数の係数データ
を切り換えるデータ切換え手段と、前記乗算器および加
算器により得られる演算値を逆数変換する変換手段と、
前記データ切換え手段に前記係数データを選択させるデ
ータ選択指令を送出するとともに、前記乗算器または前
記加算器に演算指令を送出する制御手段とで構成したこ
とを特徴とする画像編集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170388A JPS6149276A (ja) | 1984-08-17 | 1984-08-17 | 画像編集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170388A JPS6149276A (ja) | 1984-08-17 | 1984-08-17 | 画像編集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149276A true JPS6149276A (ja) | 1986-03-11 |
Family
ID=15904004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170388A Pending JPS6149276A (ja) | 1984-08-17 | 1984-08-17 | 画像編集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149276A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191883A (ja) * | 1987-02-04 | 1988-08-09 | Sanyo Kokusaku Pulp Co Ltd | 低温安定性の優れたエマルション型コンクリートシーラー組成物およびその製法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136148A (en) * | 1978-04-13 | 1979-10-23 | Iryo Gijutsu Kenkyu Kaihatsu Zaidan | Rotary arithmetic unit for rectangular coordinates |
| JPS5972568A (ja) * | 1982-10-20 | 1984-04-24 | Sony Corp | 画像変換装置 |
-
1984
- 1984-08-17 JP JP59170388A patent/JPS6149276A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136148A (en) * | 1978-04-13 | 1979-10-23 | Iryo Gijutsu Kenkyu Kaihatsu Zaidan | Rotary arithmetic unit for rectangular coordinates |
| JPS5972568A (ja) * | 1982-10-20 | 1984-04-24 | Sony Corp | 画像変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191883A (ja) * | 1987-02-04 | 1988-08-09 | Sanyo Kokusaku Pulp Co Ltd | 低温安定性の優れたエマルション型コンクリートシーラー組成物およびその製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2959104B2 (ja) | 信号処理プロセッサ | |
| JPS62256129A (ja) | 演算処理装置 | |
| JPS6149276A (ja) | 画像編集装置 | |
| US5740070A (en) | Apparatus for automatically generating logic circuit | |
| JPH0528431B2 (ja) | ||
| JP3055316B2 (ja) | デジタル信号プロセッサ | |
| JPS6260755B2 (ja) | ||
| JP3230449B2 (ja) | 信号処理装置 | |
| JP2741869B2 (ja) | 座標逆変換プロセッサ | |
| JPH0755635Y2 (ja) | 小型電子式計算機 | |
| JPH02202229A (ja) | データ入力装置 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| JP2902006B2 (ja) | 情報提示装置 | |
| JPH0610392Y2 (ja) | 表示制御回路 | |
| JPS61294503A (ja) | 演算ユニツト | |
| JPS6151242A (ja) | 命令デコ−ド回路 | |
| JPS642290B2 (ja) | ||
| JPS5944656B2 (ja) | デイジタル微分解析機の積分方式 | |
| JPH076082A (ja) | アドレス生成装置 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| Pauwels et al. | Formalisation of multi-precision arithmetic for high-level synthesis of DSP architectures | |
| JPH07105342A (ja) | 画像処理装置 | |
| JPS59216262A (ja) | アドレス変換装置 | |
| JP2001249955A (ja) | 高位合成方法 |