JPS5947339B2 - デ−タ演算処理装置 - Google Patents
デ−タ演算処理装置Info
- Publication number
- JPS5947339B2 JPS5947339B2 JP6013679A JP6013679A JPS5947339B2 JP S5947339 B2 JPS5947339 B2 JP S5947339B2 JP 6013679 A JP6013679 A JP 6013679A JP 6013679 A JP6013679 A JP 6013679A JP S5947339 B2 JPS5947339 B2 JP S5947339B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic
- circuit
- register file
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は複数ブロックのレジスタファイルと1段又は
複数段の演算回路をもつ電子計算機のデータ演算処理装
置に関するものである。
複数段の演算回路をもつ電子計算機のデータ演算処理装
置に関するものである。
第1図は従来のデータ演算処理装置の一例を示すブロッ
ク結線図であり、図において1はレジスタファイルA)
2はこのレジスタファイルAと同様の機能をもつレジス
タファイルB)3はこのレジスタファイルB及び上記レ
ジスタファイルA1から1語のデータを入力し論理演算
、算術演算等の何らかの演算を行い、その結果の1語を
出力する演算回路である。
ク結線図であり、図において1はレジスタファイルA)
2はこのレジスタファイルAと同様の機能をもつレジス
タファイルB)3はこのレジスタファイルB及び上記レ
ジスタファイルA1から1語のデータを入力し論理演算
、算術演算等の何らかの演算を行い、その結果の1語を
出力する演算回路である。
従来のデータ演算処理装置は上記のように構成され、レ
ジスタファイルA1及びレジスタファイルB2には演算
の対象とするデータが適当なビット数を単位として語に
分割され、この語は順次に番地付けされファイルされて
いる。
ジスタファイルA1及びレジスタファイルB2には演算
の対象とするデータが適当なビット数を単位として語に
分割され、この語は順次に番地付けされファイルされて
いる。
レジスタファイルA1及びB2のそれぞれに対して特定
の番地を指定することによりレジスタファイルA1及び
B2からそれぞれ1語のデータが読み出され、そのデー
タが演算回路3に入力される。演算回路3は必要により
その内部が何段かに分割されている場合もあるがいずれ
にしろ入力されたデータに対して何等かの演算を行ない
、1語の結果のデータを出力する。′このデータはレジ
スタファイルA1又はB2のいづれかまたは両方に書き
込まれる。以上の一連の動作によつて1周期の演算処理
が完了する。従来のデータ演算処理装置は以上のように
構成されていたので常に1語単位のデータに対してのみ
演算が行なわれた。
の番地を指定することによりレジスタファイルA1及び
B2からそれぞれ1語のデータが読み出され、そのデー
タが演算回路3に入力される。演算回路3は必要により
その内部が何段かに分割されている場合もあるがいずれ
にしろ入力されたデータに対して何等かの演算を行ない
、1語の結果のデータを出力する。′このデータはレジ
スタファイルA1又はB2のいづれかまたは両方に書き
込まれる。以上の一連の動作によつて1周期の演算処理
が完了する。従来のデータ演算処理装置は以上のように
構成されていたので常に1語単位のデータに対してのみ
演算が行なわれた。
従つて1語以下の短いデータに対しても1語の演算を行
ない、1語の場合と同じ処理時間を要し、又2語以上の
長いデータに対しては、1語の処理を複数回繰り返すた
め、2語長の時は2倍、3語長の場合は3倍というよう
にデータ長(語長)に比例して演算時間が増大するとい
う欠点があつた。この発明は上記のような従来装置の欠
点を除去するためになされたもので、レジスタファイル
からの読出し、演算回路での演算、レジスタフアイルヘ
の書き込みを連続して行ない、レジスタファイルに連続
して格納されている可変長データを高速に演算する装置
をうることを目的とするものである。
ない、1語の場合と同じ処理時間を要し、又2語以上の
長いデータに対しては、1語の処理を複数回繰り返すた
め、2語長の時は2倍、3語長の場合は3倍というよう
にデータ長(語長)に比例して演算時間が増大するとい
う欠点があつた。この発明は上記のような従来装置の欠
点を除去するためになされたもので、レジスタファイル
からの読出し、演算回路での演算、レジスタフアイルヘ
の書き込みを連続して行ない、レジスタファイルに連続
して格納されている可変長データを高速に演算する装置
をうることを目的とするものである。
第2図はこの発明の一実施例を示すブロック結線図であ
り、図において1,2は上記従来装置と全く同一のもの
である。
り、図において1,2は上記従来装置と全く同一のもの
である。
4,5はそれぞれ上記レジスタフアイルA1と同一のレ
ジスタフアイルC1及びD、6〜8は各々上記レジスタ
フアイルAl,B2,C4,D5に対する番地変更回路
A−DllOは上記レジスタフアイルAl,B2,C4
,D5の出力を算術及び論理演算を行なう演算回路A、
11はこの演算回路Aの演算結果を次の語の演算に伝え
るために情報を確保する伝播回路A、12は上記演算回
路AlOの出力に対し算術及び論理演算を行う演算回路
B、13はこの演算回路Bのための伝播回路Bである。
ジスタフアイルC1及びD、6〜8は各々上記レジスタ
フアイルAl,B2,C4,D5に対する番地変更回路
A−DllOは上記レジスタフアイルAl,B2,C4
,D5の出力を算術及び論理演算を行なう演算回路A、
11はこの演算回路Aの演算結果を次の語の演算に伝え
るために情報を確保する伝播回路A、12は上記演算回
路AlOの出力に対し算術及び論理演算を行う演算回路
B、13はこの演算回路Bのための伝播回路Bである。
上記のように構成されたデータ演算処理装置においては
、レジスタフアイルA1〜D5は適当なビツト数を単位
として語に分割されその語は順に番地付けされている。
、レジスタフアイルA1〜D5は適当なビツト数を単位
として語に分割されその語は順に番地付けされている。
演算の対象となる可変長のデータは、各レジスタフアイ
ルA1〜D5の適当な番地から連続する数語に格納され
る。番地変更回路A6〜D9は各レジスタフアイルA1
〜D5の番地を外部からの同期信号に同期して連続的に
1を加算又は1を減算する。演算回路AlOの一方の入
力にはレジスタフアイルAl,B2の出力が接続され、
他方の入力にはレジスタフアイルC4,D5の出力が接
続され各2つの入力の間で、又は各々の入力が独立で何
らかの算術、論理演算を行ない、その結果の2出力を演
算回路Bl2に出力する。演算回路Bl2ではこの2入
力に対して何らかの演算を行い、その結果はすべてのレ
ジスタフアイルA1〜D5に接続されている。この間に
おいて各伝播回路All及びBl3は演算回路AlO及
びBl2の結果を保持し次の演算の時にこの結果を送出
している。上記の動作においてレジスタフアイルA1〜
D5の読出し、書き込み、番地変更回路A6〜D9、演
算回路AlO,Bl2、伝播回路All,Bl3の各回
路は、これらに共通に送られる同期信号に同期して動作
し、この同期信号の1周期の間で動作は終了する。
ルA1〜D5の適当な番地から連続する数語に格納され
る。番地変更回路A6〜D9は各レジスタフアイルA1
〜D5の番地を外部からの同期信号に同期して連続的に
1を加算又は1を減算する。演算回路AlOの一方の入
力にはレジスタフアイルAl,B2の出力が接続され、
他方の入力にはレジスタフアイルC4,D5の出力が接
続され各2つの入力の間で、又は各々の入力が独立で何
らかの算術、論理演算を行ない、その結果の2出力を演
算回路Bl2に出力する。演算回路Bl2ではこの2入
力に対して何らかの演算を行い、その結果はすべてのレ
ジスタフアイルA1〜D5に接続されている。この間に
おいて各伝播回路All及びBl3は演算回路AlO及
びBl2の結果を保持し次の演算の時にこの結果を送出
している。上記の動作においてレジスタフアイルA1〜
D5の読出し、書き込み、番地変更回路A6〜D9、演
算回路AlO,Bl2、伝播回路All,Bl3の各回
路は、これらに共通に送られる同期信号に同期して動作
し、この同期信号の1周期の間で動作は終了する。
最初の同期信号と外部から与えられる番地により、各レ
ジスタフアイルA1−D5いずれかから各1語のデータ
が読み出され、演算回路AlOに送られる。この動作と
同時にこの時の番地の内容が各対応する番地変更回路A
6〜D9に送られ、この値を1だけ増加、または1だけ
減少する。次の同期信号では番地変更回路A6〜D9の
出力である新しい番地によつて各レジスタフアイルA1
〜D5から各1語のデータが読み出され演算回路AlO
に送出される。以下、同期信号に同期して1あて変更さ
れる番地によつて対象とするデータの長さだけ連続する
語が読み出され、演算回路に送られる。演算回路AlO
は最初の同期信号の時は無動作であるが、2番目の同期
信号の時にはデータが送られているので、2語のデータ
と伝播回路Allからの情報により何らかの算術・論理
演算を行ない、結果の2語を演算回路Bl2に送出する
とともに、次の演算に必要な情報を伝播回路Allに送
る。
ジスタフアイルA1−D5いずれかから各1語のデータ
が読み出され、演算回路AlOに送られる。この動作と
同時にこの時の番地の内容が各対応する番地変更回路A
6〜D9に送られ、この値を1だけ増加、または1だけ
減少する。次の同期信号では番地変更回路A6〜D9の
出力である新しい番地によつて各レジスタフアイルA1
〜D5から各1語のデータが読み出され演算回路AlO
に送出される。以下、同期信号に同期して1あて変更さ
れる番地によつて対象とするデータの長さだけ連続する
語が読み出され、演算回路に送られる。演算回路AlO
は最初の同期信号の時は無動作であるが、2番目の同期
信号の時にはデータが送られているので、2語のデータ
と伝播回路Allからの情報により何らかの算術・論理
演算を行ない、結果の2語を演算回路Bl2に送出する
とともに、次の演算に必要な情報を伝播回路Allに送
る。
以下、同期信号に同期して各レジスタフアイルA1〜D
5から入力する各1語と伝播回路Allから伝播される
前の演算結果により、同じ演算を行なう事を対象とする
データの長さだけの語数について繰り返す。演算回路B
l2も演算回路AlOと同様に同期信号に同期して演算
を繰り返す。演算回路Bl2から出力される1語のデー
タは、レジストフアイルが同時に読み書き可能な構成で
あればレジスタフアイルA1〜D5の任意のプロツクに
、また同時に読み書き不可能な構成であれば演算回路A
lOに送るための読み出し動作を行なつていないプロツ
クのレジスタフアイルに対して、同期信号に同期して対
象とするデータの長さだけの語数について書き込みを行
う。なお、上記実施例では、レジスタフアイルを4プロ
ツクとしたが、レジスタフアイルの読み書きが競合しな
い限り、プロツクの数、構成を適当に決めてもよい。ま
た上記実施例では演算回路の段数を2段としているが、
演算回路全体として演算機能を有効に実現するために、
適当な段数に分けてもよい。また上記実施例では可変長
データの長さを指定する方法を示していないが、データ
の語長をあらかじめ指定しておけば、以下の命令の対象
となるデータ長を常に前に指定した値とする方法や、命
令の中に語長を指定するフイールドを設け、各命令ごと
にデータの語長を指定することにより、1個の命令で可
変長の演算が記述できプログラミングを容易にするとと
もにそのプログラミングを格納する記憶装置の容量を減
らすことができる。この発明は以上説明したとおり、複
数プロツクのレジスタフアイル、複数段の演算回路、こ
の演算回路の結果を再入力する伝播回路を設けることに
より、可変長データの処理時間を大幅に短縮でき、プロ
グラミングを容易にしまた記憶装置の容量を減らすこと
ができるという効果がある。
5から入力する各1語と伝播回路Allから伝播される
前の演算結果により、同じ演算を行なう事を対象とする
データの長さだけの語数について繰り返す。演算回路B
l2も演算回路AlOと同様に同期信号に同期して演算
を繰り返す。演算回路Bl2から出力される1語のデー
タは、レジストフアイルが同時に読み書き可能な構成で
あればレジスタフアイルA1〜D5の任意のプロツクに
、また同時に読み書き不可能な構成であれば演算回路A
lOに送るための読み出し動作を行なつていないプロツ
クのレジスタフアイルに対して、同期信号に同期して対
象とするデータの長さだけの語数について書き込みを行
う。なお、上記実施例では、レジスタフアイルを4プロ
ツクとしたが、レジスタフアイルの読み書きが競合しな
い限り、プロツクの数、構成を適当に決めてもよい。ま
た上記実施例では演算回路の段数を2段としているが、
演算回路全体として演算機能を有効に実現するために、
適当な段数に分けてもよい。また上記実施例では可変長
データの長さを指定する方法を示していないが、データ
の語長をあらかじめ指定しておけば、以下の命令の対象
となるデータ長を常に前に指定した値とする方法や、命
令の中に語長を指定するフイールドを設け、各命令ごと
にデータの語長を指定することにより、1個の命令で可
変長の演算が記述できプログラミングを容易にするとと
もにそのプログラミングを格納する記憶装置の容量を減
らすことができる。この発明は以上説明したとおり、複
数プロツクのレジスタフアイル、複数段の演算回路、こ
の演算回路の結果を再入力する伝播回路を設けることに
より、可変長データの処理時間を大幅に短縮でき、プロ
グラミングを容易にしまた記憶装置の容量を減らすこと
ができるという効果がある。
第1図は従来のデータ演算処理装置の一例を示すプロツ
ク結線図、第2図はこの発明の一実施例を示すプロツク
結線図である。 図において1及び2はレジスタフアイルA及びB、4及
び5はレジスタフアイルC及びD、6〜9は番地変更回
路A−D、10は演算回路A、11は伝播回路A、12
は演算回路B、13は伝播回路Bである。
ク結線図、第2図はこの発明の一実施例を示すプロツク
結線図である。 図において1及び2はレジスタフアイルA及びB、4及
び5はレジスタフアイルC及びD、6〜9は番地変更回
路A−D、10は演算回路A、11は伝播回路A、12
は演算回路B、13は伝播回路Bである。
Claims (1)
- 1 複数ブロックのレジスタファイル、この各レジスタ
ファイルから読み出すべきデータの番地を一語に対する
演算処理が終るごとに変更する番地変更回路、上記各レ
ジスタファイルから上記番地変更回路の出力に従つて読
み出されたデータを演算しその演算結果のデータを各レ
ジスタファイルに書き込むために出力する一段又は複数
段の演算回路、この各段の演算回路に対しその演算結果
の一部を次の演算のためのデータとしてその演算回路に
再入力する伝播回路を備えたことを特徴とする可変長の
データ演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6013679A JPS5947339B2 (ja) | 1979-05-16 | 1979-05-16 | デ−タ演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6013679A JPS5947339B2 (ja) | 1979-05-16 | 1979-05-16 | デ−タ演算処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55153050A JPS55153050A (en) | 1980-11-28 |
JPS5947339B2 true JPS5947339B2 (ja) | 1984-11-19 |
Family
ID=13133413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6013679A Expired JPS5947339B2 (ja) | 1979-05-16 | 1979-05-16 | デ−タ演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5947339B2 (ja) |
-
1979
- 1979-05-16 JP JP6013679A patent/JPS5947339B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55153050A (en) | 1980-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275921B1 (en) | Data processing device to compress and decompress VLIW instructions by selectively storing non-branch NOP instructions | |
US4037085A (en) | Counter | |
JPH01182992A (ja) | 半導体記憶装置 | |
JPS5814257A (ja) | 論理シミユレ−シヨン用デ−タ処理装置 | |
JPS5947339B2 (ja) | デ−タ演算処理装置 | |
JPS6211736B2 (ja) | ||
JPS5849960B2 (ja) | 情報チエツク方式 | |
JP3107595B2 (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
JPH0668055A (ja) | ディジタル信号処理装置 | |
JP2553630B2 (ja) | データ処理装置 | |
JPS6043592B2 (ja) | 大容量スタテイツクシフトレジスタ | |
JPH0512011A (ja) | パイプライン回路 | |
JPH0748309B2 (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
JPH04219879A (ja) | 演算装置 | |
JPS6116365A (ja) | ベクトルデ−タ処理装置 | |
JPS6116364A (ja) | ベクトルデ−タ処理装置 | |
JPH05206391A (ja) | 情報内部並列処理集積回路 | |
JPH04264620A (ja) | Ramを使用したステータス保護回路 | |
JPH0290248A (ja) | メモリ装置 | |
JPH04113469A (ja) | 論理シミュレーションプロセッサ | |
JPH0255821B2 (ja) | ||
JPH0721154A (ja) | ベクトル処理装置 | |
JPH0376557B2 (ja) | ||
JPS6370999A (ja) | 可変段数シフトレジスタ | |
JPH05290080A (ja) | 並列処理装置 |