JPS6370999A - 可変段数シフトレジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ランダムアクセスメモリを用いて入力データの書込制御
及び読出制御を行い、選択信号に対応したアドレス制御
によって、任意のシフト段数のシフトレジスタを構成す
るものである。

〔産業上の利用分野〕

本発明は、シフト段数を任意に設定できる可変段数シフ
トレジスタに関するものである。

シフトレジスタは、クロック信号に従って入力データを
順次シフトするものであり、各種の用途がある。例えば
、シフト段数に対応した遅延時間が得られるので、デー
タの遅延回路として用いられる。又その遅延時間を制御
することにより、フレーム構成のデータのフレーム同期
をとる同期回路にも用いられている。このようなシフト
レジスタは、構成が簡単で任意のシフト段数が得られる
ことが要望されている。

〔従来の技術〕

シフト段数を可変とする為の従来のシフトレジスタは、
例えば、第４図に示すように、同−或いはそれぞれ異な
るシフト段数の複数のシフトレジスタ部１１，１２．１
３．１４を縦続接続し、入力データをクロック信号（図
示せず）に従って順次シフトさせ、又各シフトレジスタ
部１１，１２．１３．１４の出力をセレクタ１５で選択
できるように構成し、選択信号によって選択動作するセ
レクタ１５により、シフトレジスタ部１１，１２．１３
．１４の出力を選択して出力データとするものである。

各シフトレジスタ部１１．１２，１３．１４のシフト段
数をｎとすると、選択信号に従ってセレクタ１５がシフ
トレジスタ部１２の出力を選択する場合は、２ｎ段のシ
フトレジスタとなる。同様に、選択信号に従ってセレク
タ１５がシフトレジスタ部１３の出力を選択する場合は
、３ｎ段のシフトレジスタとなる。

又それぞれ異なるシフト段数のシフトレジスタ部を用意
し、入力データをセレクタによって選択したシフトレジ
スタ部に入力させることにより、所望のシフト段数のシ
フトレジスタを構成することもできる。

〔発明が解決しようとする問題点〕

シフトレジスタ部の段数の種類は限られているので、任
意のシフト段数を得ることが困難であり、又シフト段数
を多くすると、回路規模が大きくなる欠点があった。

又マイクロプロセッサの制御によりシフト段数を制御す
ることも考えられるが、ソフトウェアの開発に要する費
用が大きくなる欠点がある。

本発明は、簡単な構成により任意にシフト段数を設定で
きるようにすることを目的とするものである。

〔問題点を解決するための手段〕

本発明の可変段数シフトレジスタは、第１図を参照して
説明すると、読出タイミング信号、書込タイミング信号
及びカウントクロック信号を出力するシフトレジスタ１
と、キャリー信号によって選択信号をプリセットし、シ
フトレジスタ１からのカウントクロック信号をカウント
アツプしてアドレス信号を出力するｎ進カウンタ２と、
このｎ進カウンタ２からのアドレスによってアクセスさ
れ、シフトレジスタ１からの書込タイミング信号によっ
て入力データを書込み、読出タイミング信号によってそ
の書込データを読出すランダムアクセスメモリ３とを備
え、選択信号によってシフト段数を設定するものである
。

〔作用〕

ｎ進カウンタ２にプリセットする選択信号をａとすれば
、（ｎ−ａ）進カウンタとなり、ランダムアクセスメモ
リ３のｎ番地に書込まれたデータは、（ｎ−ａ）個のカ
ウントクロック信号後に読出されるので、（ｎ−ａ）段
のシフトレジスタとなる。従って、選択信号によって所
望のシフト段数を設定することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例のブロック図であり、１はシフ
トレジスタ、２はｎ進カウンタ、３はランダムアクセス
メモリ　（ＲＡＭ）　、４はインバータである。入カテ
゛−夕は、ランダムアクセスメモリ３のデータ入力端子
Ｄｉｎに加えられ、データ出力端子ｐｏｕｔから出力デ
ータが送出される。

又入力データに同期した入力クロック信号がシフトレジ
スタ１によりシフトされて、ランダムアクセスメモリ３
の書込制御端子Ｗ、！：読出制御端子Ｒとにそれぞれ加
える書込タイミング信号と読出タイミング信号及びｎ進
カウンタ２に加えるカウントクロック信号ＣＬが形成さ
れる。

ｎ進カウンタ２は、キャリ一端子ＣＲからのキャリー信
号がインバータ４を介してロード端子しに加えられると
、選択信号をプリセントするものであり、又カウント内
容がランダムアクセスメモ１７３のアドレス端子Ａ　Ｏ
−Ａｍに加えられる。

第２図は本発明の実施例のタイミング説明図であり、（
ａ）は入力クロック信号、（ｂ）はｎ進カウンタ２に加
えられるカウントクロック信号ＣＬ、ＩＣ）はｎ進カウ
ンタ２のカウント出力のアドレス信号、（ｄ＋は読出タ
イミング信号、（ｅ）は書込タイミング信号である。カ
ウントクロック信号、読出タイミング信号及び書込タイ
ミング信号は、それぞれ人力クロック信号を順次シフト
して形成されるものである。

第３図は本発明の実施例の動作説明図であり、ｎ＝１６
としたｎ進カウンタ２にプリセットする選択信号を“１
０００”とした場合を示し、従って、ランダムアクセス
メモリ３に加えられるアドレス信号は、時刻ｔＱ、ｔｌ
、ｔ２．　　・・・に従って順次“１０００”〜“１１
１１”となる。又そのアドレス信号によってランダムア
クセスメモリ３がアクセスされた時に、最初は読出タイ
ミング信号によってデータが読出され、そのアドレスに
書込タイミング信号によって入力データが書込まれる。

従って、時刻ｔＱに“１０００″のアドレスから先に書
込まれたデータが読出タイミング信号に従って読出され
、次の書込タイミング信号に従って入力データが書込ま
れ、このデータは時刻ｔ８に読出される。時刻ｔ１に“
１００１”のアドレスから先に書込まれたデータが読出
タイミング信号に従って読出され、次の書込タイミング
信号に従って入力データが書込まれ、このデータは時刻
ｔ９読出される。以下同様にして時刻ｔ２〜ｔ７に“１
０１０”〜“１１１１”のアドレスに書込まれたデータ
は、時刻ｔｌＯ〜ｔ１５に読出される。即ち、８段のシ
フトレジスタが構成されたことになる。

従って、ｎ進カウンタ２にプリセットする選択信号によ
って所望のシフト段数のシフトレジスタを構成すること
ができる。

〔発明の効果〕

以上説明したように、本発明は、ｎ進カウンタ２にブリ
セントする選択信号によって、シフト段数を設定するこ
とができるものであり、又ランダムアクセスメモリ３の
読出タイミング信号及び書込タイミング信号は、入力ク
ロック信号をシフトすることにより簡単に得ることがで
きる。従っ−Ｚ、簡単な構成により、１〜ｎ段の任意の
シフト段数のシフトレジスタを構成することができる利
点がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例のタイミング説明図、第３図は本発明の実施例
の動作説明図、第４図は従来例のブロック図である。 ｌはシフトレジスタ、２はｎ進カウンタ、３はランダム
アクセスメモリ　（ＲＡＭ）　、４はインバータである
。

Claims (1)

1. 【特許請求の範囲】 　入力クロック信号をシフトして順次読出タイミング信
   号、書込タイミング信号及びカウントクロック信号を出
   力するシフトレジスタ（１）と、キャリー信号によって
   選択信号をプリセットし、前記シフトレジスタ（１）か
   らのカウントクロック信号をカウントしてアドレス信号
   を出力するｎ進カウンタ（２）と、 該ｎ進カウンタ（２）からのアドレス信号によってアク
   セスされ、前記シフトレジスタ（１）からの書込タイミ
   ング信号によって入力データが書込まれ、前記読出タイ
   ミング信号によって読出されて、前記選択信号によって
   定まるシフト段数のシフト出力データが出力されるラン
   ダムアクセスメモリ（３）とを備えた ことを特徴とする可変段数シフトレジスタ。