JPS5944658B2

JPS5944658B2 - プログラム点検回路

Info

Publication number: JPS5944658B2
Application number: JP53012266A
Authority: JP
Inventors: 崇二北川
Original assignee: Hitachi Medical Corp
Current assignee: Hitachi Healthcare Manufacturing Ltd
Priority date: 1978-02-08
Filing date: 1978-02-08
Publication date: 1984-10-31
Also published as: JPS54105938A

Description

【発明の詳細な説明】本発明は、１チップＩＣ素子を１パッケージとして構成
された極小コンピュータなどにおけるプログラムの点検
回路に関するものである。

従来、本発明が係る１チップＩＣ素子を１パッケージと
して構成された簡単な極小コンピュータにかかわらず、
予め組立てられたプログラムをそのコンピュータに入力
じて処理する場合、プログラム作成時に誤まつて、構成
しようとする所定の入力データとは異なつたプログラム
を作成してしまうことがある。

これを検査し、修正するためにコンピュータ（以下ＣＰ
Ｕと略す）を連結運転して構成プログラムを点検するこ
とが行なわれる。ところが、これまでのプログラム検査
方法によると、例えば、日立製作所製のＨＩＴＡＣ−１
０のアセンブラ言語では第１図に示すようにプログラム
カウンタ「００００」で機械語命令の暗記用コードであ
るロードＬにより「Ａ」番地の内容をアキュムレータ（
演算レジスター）に書き込め、次にプログラムカウンタ
「００００で暗記用コードであるアツトＡにより「Ｂ」
番地の内容をアキュムレータに加算せよさらにプログラ
ムカウンタ「０００２」で指令信号ストアＳＴにより前
記アキュムレータの内容をＣ番地に書込めというような
プログラム処理中において、プログラムカウンタ「００
０３」でプログラム実行を停止させ、メモリアドレスの
内容をチェックしたい場合（プログラムデイパツク制御
操作）、前記プログラムカウンタ「０００３」に停止指
令信号Ｌにより停止命令（ＨＡＬＴ）を書き込んでいる
。（この操作によりＬ命令は破壊される。）そのため、
この種のプログラム処理をするＣＰＵは停止命令を実行
した結果停止するので、停止したときのそのＣｐＵに内
蔵されたプログラムカウンタは、そのカウンタ機能上次
の番地表示である「０００４」を表示してしまう。した
がつて、前述の方法によりメモリの内容チェックし、さ
らに処理を続行する場合には、プログラムカウンタを１
つ前の「０００３」にセットしなおさなければならず、
また、停止命令を書き込んだプログラムカウンタ「００
０３」の内容ももとのＬ命令に戻しておかなければなら
ず、停止命令後の操作が非常に面倒であつた。本発明の
目的は、前述プログラムデイバツク操作における作業能
率の向上を図ることにある。本発明の特徴は、予め組立
てられたプログラムをコンピユータで処理し、所定の箇
所でプログラム処理を中断して該プログラムを点検する
ようにしたプログラム点検回路において、中断したいプ
ログラム番地を任意に指定できるプログラム中断番地指
定レジスタ回路と、該プログラム中断番地指定レジスタ
回路の出力データとコンピユータ処理され出力されたプ
ログラムカウンタの出力データを比較し、一致した場合
のみ一致信号を出力するコンパレータ回路と、該コンパ
レータ回路の一致信号を入力とし、所定時間経過後に前
記プログラム中断番地指定レジスタ回路の指定番地を解
除するりセツト制御回路とから成り、プログラム中に異
常があればそれを止め、プログラム処理操作を停止させ
ると共に、その旨を表示できるようにした点である。以
下、その具体的な実施の一例を第２図および第３図に示
し説明する。

第２図は本発明によるＣＰＵの要部回路をプロツク図で
示したものであり、図中、１はＣＰＵのカウンタ出力信
号が入力される１６ビツトのプログラムカウンタ素子、
２はプログラムカウンタ素子１からの出力データ４と後
記説明のデータ設定スイツチ３からの出力データ５を比
較し、予めデータ設定スイツチ３により設定された入力
データ（例えば「１０１０」）に、前記プログラムカウ
ンタ素子１の出力データ５が（「１０１０」）と一致し
た場合に出力データ７として一信号「Ｈ」を出力するコ
ンパレータ、６はその各々コンパレータ２の出力デ゛一
タ７を入力とする多入力のＡＮＤ素子で、全てのコンパ
レータ出力が「Ｈ」信号となつた場合にのみ［Ｈ」信号
を出力するものである。８はＡＮＤ素子６の出力信号９
を一方の人力とし、ＣＰＵが駆動開始している場合常時
クロツク信号を発生しているクロックジェネレータ１０
からの出力パルスの他方の入力とするＡＮＤ素子で、し
かも出力信号９はインバータ１１により反転入力してあ
る。

第２図に示す回路は、プログラムカウンタ素子１の４ビ
ツト分（×１）の出力データのみが予め設定されたデー
タ設定スイツチ３からの出力データと一致し、それに対
応するコンパレータ２のみが「Ｈ」信号となつており、
ＣＰＵ停止までは至つていない場合の図である。

また、第３図は第２図に示すプログラムカウンタ素子１
の下桁４ビツト分を抜き取り、それに対応する分のコン
パレータ２、データ設定スイツチ３を示し、これらの具
体的な動作機能を説明するための図である。

第３図中、第２図と同一符号を付してあるものは同一の
ものを示す。第３図に示すように、プログラムカウンタ
素子１、データ設定スイツチ３は前記クロックジェネレ
ータ１０からのクロツク信号により常時動作状態にあり
、かつデータ設定スイツチ３はＣ素子３ａの各々の入力
端子１Ｄ〜４Ｄに電源＋５Ｖ（「Ｈ」信号）を印加でき
るようにしたスイツチ３−１〜３−４が設けられ、通常
は抵抗１Ｒ〜４Ｒを介して「Ｌ］信号としてある。

また、１０はコンパレータ２の出力信号によりデータ設
定スイツチ３をりセツト制御するためのモノ・マルチバ
イブレータで、それに接続されたコンデンサＣと低抗Ｒ
で決まる時間、いわゆるＣＰＵの停止必要時間だけ遅ら
せてデータ設定スイツチ３の設定データをりセツトする
ものである。１３はコンパレータ２とモノ・マルチバイ
ブレータ１２とを接続する出力信号線７７の間に挿入し
たＣＰＵプログラム停止制御用のスイツチで、このスイ
ツチ１３を開状態にしておくことによりＣＰＵプログラ
ム実行は停止される。

第３図に示す回路に従つて具体的な動作説明すると、前
述第１図の如くプログラムを０００３番地で停止させた
場合、データ設定スイツチ３のスイツチ３−１と３−２
を閉路とし、データ［００１１」がＣ素子３ａに入力さ
れると、図示していないタロツクジエネレータからのク
ロツク信号によりＩＣ素子３ａの出力端子１Ｑ，２Ｑに
は「Ｈ」信号が出力され、コンパレータ２の入力端子Ｂ
Ｏ，Ｂｌを「Ｈ」とする。

このように予めコンパレータ２にデータ「００１１」を
入力しておいた状態で、プログラムを実行させると、「
００００」で実行のときはプログラムカウンタ素子１の
出力端子１Ｑ〜４Ｑは全て「Ｌ」信号が出力され、「０
００１］の時はプログラムカウンタ素子１の出力端子１
Ｑのみ「Ｈ］信号が出力される。そして「０００３］で
実行の時には、プログラムカウンタ素子１の出力素子１
Ｑと２Ｑが「Ｈ」信号となり、それによつてコンパレー
タ２の入力端子ＡＯとＡ１を「Ｈ］とする。すなわち、
コンパレータ２の入力端子ＡＯ，Ａｌ，ＢＯ，Ｂｌを「
」信号とし、そのコンパレータ２の出力端子Ａ−Ｂには
「Ｈ」信号が出力され、出力データ７としてＡＮＤ素子
６に入力される。図には省略してあるがＡＮＤ素子６の
他の入力も「Ｈ」信号となつたところで、そのＡＮＤ素
子６は「Ｈ」信号を出力し、インバータ１１によつて反
転され、それまで「Ｈ」信号出力であつたＡＮＤ素子８
を「Ｌ」信号出力とし、ＣＰＵの停止タロツクとなつて
ＣＰＵの動作を「０００３」で停止させる。また、ＡＮ
Ｄ素子６の「Ｈ」信号出力は、通常は閉路されているス
イツチ１３を介してモノ・マルチバイブレータ１２に入
力され、コンデンサＣと抵抗Ｒで決まる時間、すなわち
、ＣＰＵのプログラム実行を停止し、印字されたデータ
をチエツクするに必要な時間だけ遅らせた後、データ設
定スイツチ３のデータ（１Ｑと２Ｑは「Ｈ」）をりセツ
トする。

その場合、スイツチ１３を開状態にしておくことにより
、ＣＰＵのプログラム実行は停止状態を接続し、任意に
出力データのチエツク時間をとることができる。上述の
実施例からも明らかなように本発明においては、ＣＰＵ
に、プログラム実行を中断したい番地を任意に指定でき
るレジスタ回路を設け、ＣＰＵのプログラムカウンタ出
力がこのレジスタ回路出力と一致した場合にＣＰＵプロ
グラム実行を停止させるようにしたものである。

したがつて、メモリー内のプログラムに直接停止命令語
を書き込む必要がなくなり、メモリーの有効使用が図れ
、また、プログラムカウンタを中断番地を表示した状態
で停止させることができる等と、停止命令後の操作が極
めて簡単なものとなり、プログラム点検作業の能率向上
が図れるもので夢る。

【図面の簡単な説明】

第１図は従来のプログラム点検方法を説明するための図
、第２図は本発明の一実施例を示すプログラム点検制御
回路の要部回路図、第３図は第２図の一部を取り出し、
より具体的に示した回路図である。１・・・・・・プログラムカウンタ素子、２・・・・・
・コンパレータ、３・・・・・・データ設定スイツチ、
６，８・・・・・・ＡＮＤ回路、１０・・・・・・クロ
ックジェネレータ、１１・・・・・・インバータ、１２
・・・・・・モノ・マルチバイブレータ、１３・・・・
・・スイツチ、Ｃ・・・・・・コンデンサ、Ｒ，Ｒｌ〜
Ｒ４・・・・・・抵抗、３−１〜３−４・・・・・・ス
イツチ。

Claims

【特許請求の範囲】

１予め組立てられたプログラムをコンピュータで処理
し、所定の箇所でプログラム処理を中断して該プログラ
ムを点検するようにしたプログラム点検回路において、
中断したいプログラム番地を任意に指定できるプログラ
ム中断番地指定レジスタ回路と、該プログラム中断番地
指定レジスタ回路の出力データとコンピュータ処理され
出力されたプログラムカウンタの出力データを比較し、
一致した場合のみ一致信号を出力するコンパレータ回路
と、該コンパレータ回路の一致信号を入力とし、所定時
間経過後に前記プログラム中断番地指定レジスタ回路の
指定番地を解除するリセット制御回路を備えて成ること
を特徴とするプログラム点検回路。