JPH0462093B2 - - Google Patents
Info
- Publication number
- JPH0462093B2 JPH0462093B2 JP60005909A JP590985A JPH0462093B2 JP H0462093 B2 JPH0462093 B2 JP H0462093B2 JP 60005909 A JP60005909 A JP 60005909A JP 590985 A JP590985 A JP 590985A JP H0462093 B2 JPH0462093 B2 JP H0462093B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- microprogram
- input
- register
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003672 processing method Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプログラム制御処理方法に関
し、更に詳細には、専用のハードウエアを設ける
ことにより、主たる処理の他に特定処理（入出力
制御処理）をも実行できるようにしたマイクロプ
ログラム制御処理方法に関する。
し、更に詳細には、専用のハードウエアを設ける
ことにより、主たる処理の他に特定処理（入出力
制御処理）をも実行できるようにしたマイクロプ
ログラム制御処理方法に関する。
（従来の技術）
従来、マイクロプログラム制御方式を採用した
処理装置は、例えば、主たる処理としての命令処
理の他に、特定の入出力装置の制御を行なうこと
によつて、チヤネルを含む入出力制御装置のハー
ドウエア量を激減し、低価格化、小型化を図るよ
うにしている。
処理装置は、例えば、主たる処理としての命令処
理の他に、特定の入出力装置の制御を行なうこと
によつて、チヤネルを含む入出力制御装置のハー
ドウエア量を激減し、低価格化、小型化を図るよ
うにしている。
このように、主たる処理の他に特定処理を並行
して行なう方法には、次の２つがある。
して行なう方法には、次の２つがある。
１つは、マイクロプログラムが主たる処理を行
なう中で、特定処理の処理要求があるかどうかを
適当なタイミングで調べ、要求があればその処理
を行なうようにする方法である。
なう中で、特定処理の処理要求があるかどうかを
適当なタイミングで調べ、要求があればその処理
を行なうようにする方法である。
もう１つは、マイクロプログラムが、主たる処
理を行なう中で、専用のカウンタの“値の更新”
及び“カウントゼロ又はオーバフローの判定”を
適当な時間間隔で行ない、カウントゼロ又はオー
バフロー時に特定処理を行なうようにする方法で
ある。
理を行なう中で、専用のカウンタの“値の更新”
及び“カウントゼロ又はオーバフローの判定”を
適当な時間間隔で行ない、カウントゼロ又はオー
バフロー時に特定処理を行なうようにする方法で
ある。
（発明が解決しようとする問題点）
しかしながら従来のマイクロプログラム制御方
法装置では、上記の２つの方法のいずれを採用し
たとしても、主たる処理から特定処理への切換え
のためによけいなマイクロステツプが必要とな
り、その結果、処理のオーバヘツドが発生すると
いう問題点があつた。さらに、特定処理のための
操作を主たる処理の中に組込んでおく必要がある
ことから、設計が難しくなるという欠点もあつ
た。
法装置では、上記の２つの方法のいずれを採用し
たとしても、主たる処理から特定処理への切換え
のためによけいなマイクロステツプが必要とな
り、その結果、処理のオーバヘツドが発生すると
いう問題点があつた。さらに、特定処理のための
操作を主たる処理の中に組込んでおく必要がある
ことから、設計が難しくなるという欠点もあつ
た。
従つて、本発明は以上述べた従来技術の装置に
おける処理のオーバヘツドをなくし、効率よく特
定処理を実行でき、設計時の難しさをも軽減でき
るマイクロプログラム制御処理方法を提供するこ
とを目的とする。
おける処理のオーバヘツドをなくし、効率よく特
定処理を実行でき、設計時の難しさをも軽減でき
るマイクロプログラム制御処理方法を提供するこ
とを目的とする。
（問題点を解決するための手段）
上記目的を達成するため、本発明のマイクロプ
ログラム制御処理方法は主記憶装置に格納される
入出力制御命令に対応するマイクロプログラムが
１つの制御時間がシステムに要求される性能ある
いはサービスを維持できる大きさの複数のステー
ジに分割されており、また、処理内容識別レジス
タとタイマとを有する。処理内容識別レジスタは
処理内容を識別するデータを格納し、このデータ
の設定（書込み）及び読取りはマイクロプログラ
ムで可能となるものである。タイマはマイクロプ
ログラムで設定及びカウント開始可能であり、タ
イムアウトによりマイクロプログラムに割込みを
起こすことができるものである。
ログラム制御処理方法は主記憶装置に格納される
入出力制御命令に対応するマイクロプログラムが
１つの制御時間がシステムに要求される性能ある
いはサービスを維持できる大きさの複数のステー
ジに分割されており、また、処理内容識別レジス
タとタイマとを有する。処理内容識別レジスタは
処理内容を識別するデータを格納し、このデータ
の設定（書込み）及び読取りはマイクロプログラ
ムで可能となるものである。タイマはマイクロプ
ログラムで設定及びカウント開始可能であり、タ
イムアウトによりマイクロプログラムに割込みを
起こすことができるものである。
（作用）
本発明によれば以上のようにマイクロプログラ
ム制御処理方法を構成したので、次の通り作用す
る。
ム制御処理方法を構成したので、次の通り作用す
る。
主たる処理の他に別の特定処理をする場合、マ
イクロプログラムでタイマが設定され、カウント
を開始し、タイマのタイムアウト発生により主た
る処理から入出力制御命令に対応するマイクロプ
ログラムへ処理がスケジユーリングされ、処理内
容識別レジスタの内容に基づいて選択されたステ
ージが実行され、そのステージの実行終了時に処
理内容識別レジスタに次に処理すべきステージの
情報を設定し、またタイマに所定のタイムアウト
値を設定および起動して主たる処理に戻る。この
処理を所定の回数繰り返すことによつて主たる処
理の合い間に特定処理を行う。従つて処理のオー
バヘツドがなくなり、効率よく特定処理を行なう
ことが可能となり、前記従来技術の問題点を解決
できるようになる。
イクロプログラムでタイマが設定され、カウント
を開始し、タイマのタイムアウト発生により主た
る処理から入出力制御命令に対応するマイクロプ
ログラムへ処理がスケジユーリングされ、処理内
容識別レジスタの内容に基づいて選択されたステ
ージが実行され、そのステージの実行終了時に処
理内容識別レジスタに次に処理すべきステージの
情報を設定し、またタイマに所定のタイムアウト
値を設定および起動して主たる処理に戻る。この
処理を所定の回数繰り返すことによつて主たる処
理の合い間に特定処理を行う。従つて処理のオー
バヘツドがなくなり、効率よく特定処理を行なう
ことが可能となり、前記従来技術の問題点を解決
できるようになる。
（実施例）
以下本発明の一実施例を添付図面に基づいて詳
細に説明する。第１図は本発明の実施例のマイク
ロプログラム制御処理方法の構成を示すブロツク
図であり、第２図は具体例としてのマイクロプロ
グラム処理の時間的変化を示す図であり、第３図
はそこでのマイクロプログラム処理の動作フロー
チヤートである。
細に説明する。第１図は本発明の実施例のマイク
ロプログラム制御処理方法の構成を示すブロツク
図であり、第２図は具体例としてのマイクロプロ
グラム処理の時間的変化を示す図であり、第３図
はそこでのマイクロプログラム処理の動作フロー
チヤートである。
第１図において、１１は中央処理装置（以下
CPUという）、１２は主記憶装置（以下MEMと
いう）、１３はバス、１４は入出力制御回路（以
下IOCという）、１５はタイマ、１６は処理内容
識別レジスタ、１７は入出力装置（以下IOとい
う）である。CPU１１はMEM１２に接続される
とともに、マイクロプログラムで制御できるバス
１３を介してIOC１４、タイマ１５、処理内容識
別レジスタ１６に接続されている。またIOC１４
はIO１７に接続されている。
CPUという）、１２は主記憶装置（以下MEMと
いう）、１３はバス、１４は入出力制御回路（以
下IOCという）、１５はタイマ、１６は処理内容
識別レジスタ、１７は入出力装置（以下IOとい
う）である。CPU１１はMEM１２に接続される
とともに、マイクロプログラムで制御できるバス
１３を介してIOC１４、タイマ１５、処理内容識
別レジスタ１６に接続されている。またIOC１４
はIO１７に接続されている。
本実施例ではCPU１１は、MEM１２に格納さ
れている命令を実行することを主たる処理とし、
直接メモリアクセスを行なうIO１７の入出力動
作の制御を行なうことを特定処理として、これら
の処理を行なう。IOC１４は簡単な回路から成り
IO１７の動作の制御を行なうものであるが、IO
１７の動作の制御はCPU１１のマイクロプログ
ラムの指示に基づいてなされる。一方、タイマ１
５はCPU１１のマイク、ロプログラムで設定並
びにカウントの起動指示の可能なハードウエア・
タイマでありタイムアウトによりマイクロプログ
ラム割込みできるものである。処理内容識別レジ
スタ１６はCPU１１のマイクロプログラムで処
理内容を識別する値の設定及び読取りが可能なレ
ジスタである。
れている命令を実行することを主たる処理とし、
直接メモリアクセスを行なうIO１７の入出力動
作の制御を行なうことを特定処理として、これら
の処理を行なう。IOC１４は簡単な回路から成り
IO１７の動作の制御を行なうものであるが、IO
１７の動作の制御はCPU１１のマイクロプログ
ラムの指示に基づいてなされる。一方、タイマ１
５はCPU１１のマイク、ロプログラムで設定並
びにカウントの起動指示の可能なハードウエア・
タイマでありタイムアウトによりマイクロプログ
ラム割込みできるものである。処理内容識別レジ
スタ１６はCPU１１のマイクロプログラムで処
理内容を識別する値の設定及び読取りが可能なレ
ジスタである。
次に、本実施例の動作について説明する。
入出力制御動作は、いくつかのステージ(l)〜
（ｎ）に分かれるが、これらを連続して処理する
と、主たる処理の中断が長くなり、システムとし
ての性能低下をきたす。そこで、第２図及び第３
図に示すように、入出力制御動作を複数のステー
ジに細分化し、１回の制御時間がシステムに要求
される性能を維持できる程度の短いものにし、
CPU１１が命令処理の合い間にこれら細分化さ
れたIO１７の制御を順番にスケジユーリングす
る。
（ｎ）に分かれるが、これらを連続して処理する
と、主たる処理の中断が長くなり、システムとし
ての性能低下をきたす。そこで、第２図及び第３
図に示すように、入出力制御動作を複数のステー
ジに細分化し、１回の制御時間がシステムに要求
される性能を維持できる程度の短いものにし、
CPU１１が命令処理の合い間にこれら細分化さ
れたIO１７の制御を順番にスケジユーリングす
る。
まずCPU１１がIO１７の入出力動作を制御す
るきつかけは入出力命令をMEM１２より取り出
すことにはじまる。これによりマイクロプログラ
ムは、IO１７の起動動作を行つて、コンデイシ
ヨンコードを生成し、さらに、処理内容識別レジ
スタ１６に“起動処理が終り次は転送準備処理
（その１）を行う”主旨の値（‘2'）を入れ、タ
イマ１５をイニシヤライズ及びカウント開始させ
て主たる処理にもどる（第２図、第３図の１）。
この後、CPU１１が主たる処理を実行している
間にタイマ１５のタイムアウトが発生すると（第
２図のａ点）、タイマ１５からCPU１１に供給さ
れるマイクロプログラム割込み信号により、実行
している命令が終了した時点で再度入出力制御動
作（タイマ割込処理）に入る。ここでマイクロプ
ログラムはまず、処理内容識別レジスタ１６の値
（‘2'）を判定してその値（‘2'）によつて決め
られた処理を行つた後、次回のためにこの値の更
新（‘3'とする）とタイマ１５のイニシヤライズ
及びカウント開始指示を行つて、再び主たる処理
にもどる（第２図、第３図の２）。以上の手順を
繰返し、本実施例ではIO１７に対する入出力命
令はｎ回の入出力制御（特定処理）をCPU１１
の主たる処理の合い間に行なうことにより実現さ
れる。
るきつかけは入出力命令をMEM１２より取り出
すことにはじまる。これによりマイクロプログラ
ムは、IO１７の起動動作を行つて、コンデイシ
ヨンコードを生成し、さらに、処理内容識別レジ
スタ１６に“起動処理が終り次は転送準備処理
（その１）を行う”主旨の値（‘2'）を入れ、タ
イマ１５をイニシヤライズ及びカウント開始させ
て主たる処理にもどる（第２図、第３図の１）。
この後、CPU１１が主たる処理を実行している
間にタイマ１５のタイムアウトが発生すると（第
２図のａ点）、タイマ１５からCPU１１に供給さ
れるマイクロプログラム割込み信号により、実行
している命令が終了した時点で再度入出力制御動
作（タイマ割込処理）に入る。ここでマイクロプ
ログラムはまず、処理内容識別レジスタ１６の値
（‘2'）を判定してその値（‘2'）によつて決め
られた処理を行つた後、次回のためにこの値の更
新（‘3'とする）とタイマ１５のイニシヤライズ
及びカウント開始指示を行つて、再び主たる処理
にもどる（第２図、第３図の２）。以上の手順を
繰返し、本実施例ではIO１７に対する入出力命
令はｎ回の入出力制御（特定処理）をCPU１１
の主たる処理の合い間に行なうことにより実現さ
れる。
（発明の効果）
以上、詳細に説明したように、本発明によれ
ば、専用のレジスタとタイマという簡単なハード
ウエアを持つことによつて、処理のオーバヘツド
をなくし、それまで実行していた処理（主たる処
理）の他の簡単にかつ効率よく別の特定処理を実
行することができる。また、従来技術のように特
定処理のための操作をそれまでの処理の中に組込
んでおく必要がないので、設計が容易となる利点
がある。
ば、専用のレジスタとタイマという簡単なハード
ウエアを持つことによつて、処理のオーバヘツド
をなくし、それまで実行していた処理（主たる処
理）の他の簡単にかつ効率よく別の特定処理を実
行することができる。また、従来技術のように特
定処理のための操作をそれまでの処理の中に組込
んでおく必要がないので、設計が容易となる利点
がある。
第１図は本発明の実施例の構成を示すブロツク
図、第２図は具体例としてのマイクロプログラム
処理の時間的処理を示すタイムチヤート、第３図
は特定処理のマイクロプログラム処理動作フロー
チヤートである。 １１……中央制御装置（CPU）、１２……主記
憶装置（MEM）、１３……バス、１４……入出
力制御回路（IOC）、１５……タイマ、１６……
処理内容識別レジスタ、１７……入出力装置
（IO）。
図、第２図は具体例としてのマイクロプログラム
処理の時間的処理を示すタイムチヤート、第３図
は特定処理のマイクロプログラム処理動作フロー
チヤートである。 １１……中央制御装置（CPU）、１２……主記
憶装置（MEM）、１３……バス、１４……入出
力制御回路（IOC）、１５……タイマ、１６……
処理内容識別レジスタ、１７……入出力装置
（IO）。
Claims (1)
- 【特許請求の範囲】 １ マイクロプログラムから書き込み／読み出し
ができるレジスタ１６と、マイクロプログラムか
ら起動することのできるハードウエア・タイマ１
５と、を備えて処理のスケジユーリングを行うマ
イクロプログラム制御処理方法において、 主記憶装置１２に格納される入出力制御命令に
対応するマイクロプログラムが１つの制御時間が
システムに要求される性能あるいはサービスを維
持できる大きさの複数のステージ（(1)〜（ｎ））
に分割されており、前記ハードウエア・タイマの
タイムアウト発生により主たる処理から前記入出
力制御命令に対応するマイクロプログラムに処理
が移行し、前記レジスタの内容に基づいて選択さ
れたステージが実行され、前記ステージの実行終
了時に前記レジスタに次に処理すべきステージの
情報を設定し前記ハードウエア・タイマに所定の
タイムアウト値を設定および起動して主たる処理
に戻る、 ことを特徴とするマイクロプログラム制御処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP590985A JPS61166631A (ja) | 1985-01-18 | 1985-01-18 | マイクロプログラム制御処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP590985A JPS61166631A (ja) | 1985-01-18 | 1985-01-18 | マイクロプログラム制御処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166631A JPS61166631A (ja) | 1986-07-28 |
| JPH0462093B2 true JPH0462093B2 (ja) | 1992-10-05 |
Family
ID=11624022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP590985A Granted JPS61166631A (ja) | 1985-01-18 | 1985-01-18 | マイクロプログラム制御処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166631A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263537A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | スリ−プタイマ付マイクロプログラム制御装置 |
| US4897727A (en) * | 1988-05-09 | 1990-01-30 | Thomson Consumer Electronics, Inc. | Television tuning system allowing rapid response to user initiated commands |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668839A (en) * | 1979-11-09 | 1981-06-09 | Nec Corp | Microprogram control unit |
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
-
1985
- 1985-01-18 JP JP590985A patent/JPS61166631A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668839A (en) * | 1979-11-09 | 1981-06-09 | Nec Corp | Microprogram control unit |
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166631A (ja) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933553U (ja) | プロセツサ | |
| JPH0462093B2 (ja) | ||
| JPS62145435A (ja) | コンカレント処理命令を有するマイクロプロセツサ | |
| JPH01154237A (ja) | 時分割タスク実行装置 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH0199132A (ja) | マルチタスク実行装置 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH0219494B2 (ja) | ||
| JPS633328B2 (ja) | ||
| JP2944093B2 (ja) | マルチプロセッサ形情報処理装置 | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JPS6227413B2 (ja) | ||
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPS6214235A (ja) | 情報処理装置 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPS6230452B2 (ja) | ||
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPS63132362A (ja) | コマンド動作制御方式 | |
| JPS6310465B2 (ja) | ||
| JPH03188531A (ja) | 時分割マルチタスク実行装置 |