JPS5941080A - 共有デ−タアクセス方式 - Google Patents
共有デ−タアクセス方式Info
- Publication number
- JPS5941080A JPS5941080A JP15084382A JP15084382A JPS5941080A JP S5941080 A JPS5941080 A JP S5941080A JP 15084382 A JP15084382 A JP 15084382A JP 15084382 A JP15084382 A JP 15084382A JP S5941080 A JPS5941080 A JP S5941080A
- Authority
- JP
- Japan
- Prior art keywords
- common
- processor
- usable
- data
- shared data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は共有データアクセス方式に関し、特に各プロセ
ッサの共有データアクセス頻度が高いマルチプロセッサ
システムにおける共有データアクセス方式に関する。
ッサの共有データアクセス頻度が高いマルチプロセッサ
システムにおける共有データアクセス方式に関する。
一般にマルチプロセッサシステムにおいて共通メモリ上
の共有デーｐ’ｔアクセスする際には核共有データにロ
ックフラグｒ設けて各プロセッサ間の共有データ同時ア
クセスケ禁止する。Ｔなわち既に使用中の共有データケ
アクセスＴる際には該共有データが使用可能になるまで
スピンウェイトし一定間隔で共通骨Ｈ’ｔロックして再
呼びする、従来この種の共有データアクセス方式では複
数のプロセッサが１本の共通母線を介して共通メモリと
接続されているため、スピンウェイトの頻度が高くなる
と該共通量１ｆＭ？ｆ−ロックする頻度も増加するので
共通母線使用率が増加し、各プロセッサの共通メモリア
クセス命令の実行時間が長くなりその処理能力に影響を
与えるという欠点があった。
の共有デーｐ’ｔアクセスする際には核共有データにロ
ックフラグｒ設けて各プロセッサ間の共有データ同時ア
クセスケ禁止する。Ｔなわち既に使用中の共有データケ
アクセスＴる際には該共有データが使用可能になるまで
スピンウェイトし一定間隔で共通骨Ｈ’ｔロックして再
呼びする、従来この種の共有データアクセス方式では複
数のプロセッサが１本の共通母線を介して共通メモリと
接続されているため、スピンウェイトの頻度が高くなる
と該共通量１ｆＭ？ｆ−ロックする頻度も増加するので
共通母線使用率が増加し、各プロセッサの共通メモリア
クセス命令の実行時間が長くなりその処理能力に影響を
与えるという欠点があった。
本発明の目的は、マルチプロセッサシステムにおいて各
プロセッサが共通メモリ上の共有データと共有データ使
用可能表示との処理ｔそれぞれ別個の共通母線ｒ使用し
た共通メモリアクセスで行うことにより上記の欠点を除
去し、プロセッサの処理能力の向上を図る共有データア
クセス方式ケ提供することにある。
プロセッサが共通メモリ上の共有データと共有データ使
用可能表示との処理ｔそれぞれ別個の共通母線ｒ使用し
た共通メモリアクセスで行うことにより上記の欠点を除
去し、プロセッサの処理能力の向上を図る共有データア
クセス方式ケ提供することにある。
本発明による共有データアクセス方式は、複数のプロセ
ッサがそれぞれ排他的に共通メモリ上の共有データケア
クセスするマルチプしセヅサシステムにおいて、前記共
Ｍデータおよび咳共有データ使用可能表示ケそれぞれ前
記プロセッサに接続する第１および第２の共通母線會備
えること荀特徴とする。
ッサがそれぞれ排他的に共通メモリ上の共有データケア
クセスするマルチプしセヅサシステムにおいて、前記共
Ｍデータおよび咳共有データ使用可能表示ケそれぞれ前
記プロセッサに接続する第１および第２の共通母線會備
えること荀特徴とする。
次に図面ケ参照して本発明について説明する。
図は本発明の共有データアクセス方式の一実施例ｒ示す
ブロック図である。同図において、アービタ（以下ＢＡ
）ＢＡｏＩ Ｏ，ＢＡｌｌ １はそれぞれ共通母線２０
．２１に介して複数のプロセッサ（以下Ｐ ）ｐ、ｓｏ
、Ｐ１３１１〜Ｐ、３ｎおよび共通メモリ（以下ＣＭ）
４と接続される。前記ＢＡ １０．ＢＡｌｌｌ はそ
れぞれ前記共通母線２０．２１の各プロセッサＰ。３０
ｒ ” １３ ＩＩ〜Ｐ ３ｎのアクセス競合の整理
を行うための一般的アービタである。また前記０Ｍ４上
には各プロセッサＰ３０．Ｐ□３１．〜Ｐ ３ｎが共
通に使用する共有データ（以下Ｄ）１）ｏ４１０．Ｄ□
４１１゜〜Ｄｎ１４１ｍと％該各ＩＪ。４１０．ｌ）□
４１１．〜Ｄｒｌ、４１ｍの共有データ使用可能表示フ
ラグ（以下Ｆ）Ｆ０４２０．Ｆ□４２１１〜Ｆｒｎ４２
ｍと、核り、Ｆ以外の非共有データ（以下Ｇｌ）、１４
０があり、該ＧＤ４０およびＤは前記共通母線２０を介
して前記プロセッサに読み書きされ、前記Ｆは前記共通
母線２１’に介して該プロセッサに読み出される。
ブロック図である。同図において、アービタ（以下ＢＡ
）ＢＡｏＩ Ｏ，ＢＡｌｌ １はそれぞれ共通母線２０
．２１に介して複数のプロセッサ（以下Ｐ ）ｐ、ｓｏ
、Ｐ１３１１〜Ｐ、３ｎおよび共通メモリ（以下ＣＭ）
４と接続される。前記ＢＡ １０．ＢＡｌｌｌ はそ
れぞれ前記共通母線２０．２１の各プロセッサＰ。３０
ｒ ” １３ ＩＩ〜Ｐ ３ｎのアクセス競合の整理
を行うための一般的アービタである。また前記０Ｍ４上
には各プロセッサＰ３０．Ｐ□３１．〜Ｐ ３ｎが共
通に使用する共有データ（以下Ｄ）１）ｏ４１０．Ｄ□
４１１゜〜Ｄｎ１４１ｍと％該各ＩＪ。４１０．ｌ）□
４１１．〜Ｄｒｌ、４１ｍの共有データ使用可能表示フ
ラグ（以下Ｆ）Ｆ０４２０．Ｆ□４２１１〜Ｆｒｎ４２
ｍと、核り、Ｆ以外の非共有データ（以下Ｇｌ）、１４
０があり、該ＧＤ４０およびＤは前記共通母線２０を介
して前記プロセッサに読み書きされ、前記Ｆは前記共通
母線２１’に介して該プロセッサに読み出される。
続いて本実施例の動作について説明する。各プロセッサ
Ｐ。３０．Ｐ、３１．〜Ｐ ３ｎが０Ｍ４上のＧＤ４
０にアクセスするときは共通器１２１ｉ−切使用せずに
共通母線２０？便用Ｔる。また。
Ｐ。３０．Ｐ、３１．〜Ｐ ３ｎが０Ｍ４上のＧＤ４
０にアクセスするときは共通器１２１ｉ−切使用せずに
共通母線２０？便用Ｔる。また。
あるＰ（例えばＰ。３０ ）が共有データＤ。４１Ｏ９
Ｄ１４１１．〜ＪＪｒｎ４１ｍｋ使用したいときには。
Ｄ１４１１．〜ＪＪｒｎ４１ｍｋ使用したいときには。
該Ｐ。３０は前記共通母線２１−介してＦ。４２０゜Ｆ
１４２１．〜Ｆ、Ｉ１４２ｍｋアクセスし、尚核共有デ
ータ（例えばＤ０４１０）が使用可能か否か？調べ、使
用可能ならは該り。４１（１−使用中状態とする。もし
他のＰ（例えばＰ□３１）が核り。４１０【使用中であ
れば前記Ｐ。３０ が使用可能になるまでスピンウェイ
ト状態になる。このとき該Ｐ。
１４２１．〜Ｆ、Ｉ１４２ｍｋアクセスし、尚核共有デ
ータ（例えばＤ０４１０）が使用可能か否か？調べ、使
用可能ならは該り。４１（１−使用中状態とする。もし
他のＰ（例えばＰ□３１）が核り。４１０【使用中であ
れば前記Ｐ。３０ が使用可能になるまでスピンウェイ
ト状態になる。このとき該Ｐ。
３０は一定間隔で前記共通母線２１ｔ介してＦ。
４２０が使用可能か否か紮チェックし、使用可能である
ことｔ認知すると前記共通母線２０を介してり。４１０
に対する読み書きの処理を行う、この処理が終了する
と前記Ｐ。３０は前記共通母線２１勿介して前記Ｆ。４
２０ ケ使用可能表示とする。、Ｐｏ３０またはそれ以
外のプロセッサがり。
ことｔ認知すると前記共通母線２０を介してり。４１０
に対する読み書きの処理を行う、この処理が終了する
と前記Ｐ。３０は前記共通母線２１勿介して前記Ｆ。４
２０ ケ使用可能表示とする。、Ｐｏ３０またはそれ以
外のプロセッサがり。
４１０以外まｔはり。４１０ の共有データケアクセ
スするときも同様の動作ケ行う。
スするときも同様の動作ケ行う。
従って本実施例では共有データ使用中に遭遇したプロセ
ンサはそのスピンウェイト中、共通母線２１’に便用し
て該共有データが使用可能になるまで再呼びするので、
スピンウェイト頻度が高くなっても共有データケアクセ
スＴる共通器［２０の使用率が増加することはない。
ンサはそのスピンウェイト中、共通母線２１’に便用し
て該共有データが使用可能になるまで再呼びするので、
スピンウェイト頻度が高くなっても共有データケアクセ
スＴる共通器［２０の使用率が増加することはない。
以上の説明により明らかなように本発明の共有データア
クセス方式によれば、マルチプロセンサシステムの各プ
ロセンサが共通メモリ上の共有データと共有データ使用
可能表示との処理ｔそれぞれ別個の共通母線２０？した
共通メモリアクセスで行うので、共有データアクセス頻
度が高く核データ用共通母線使用率が増加してもプロセ
ッサ処理能力が低下しないという大きな効果が生じる。
クセス方式によれば、マルチプロセンサシステムの各プ
ロセンサが共通メモリ上の共有データと共有データ使用
可能表示との処理ｔそれぞれ別個の共通母線２０？した
共通メモリアクセスで行うので、共有データアクセス頻
度が高く核データ用共通母線使用率が増加してもプロセ
ッサ処理能力が低下しないという大きな効果が生じる。
図は本発明の共有データアクセス方式の一実施例ｒ示す
ブロック図である。 図において、１０．１１・・・・・・アービタ、２０゜
２１・・・・・・共通母線、３０．３１．〜３ｎ・・・
・・・プロセッサ、４・・・・・・共通メモリ、４０・
・・・・・非共有データ、４１０，４１１．〜４１ｍ・
・・・・・共有データ。 ４２０．４２１．〜４２ｍ・・・・・・共有データ使用
可能表示フラグ。 代理人 弁理士 内 原 晋、 。
ブロック図である。 図において、１０．１１・・・・・・アービタ、２０゜
２１・・・・・・共通母線、３０．３１．〜３ｎ・・・
・・・プロセッサ、４・・・・・・共通メモリ、４０・
・・・・・非共有データ、４１０，４１１．〜４１ｍ・
・・・・・共有データ。 ４２０．４２１．〜４２ｍ・・・・・・共有データ使用
可能表示フラグ。 代理人 弁理士 内 原 晋、 。
Claims (1)
- 複数のプロセッサがそれぞれ排他的に共通メモリ上の共
有データケアクセスするマルチプロセッサシステムにお
いて、前記共有データおよび核共有データ使用可能衣示
ｒそれぞれ前記プロセッサに接続する第１および第２の
共通母線？備えることｒ特徴とする共有データアクセス
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15084382A JPS5941080A (ja) | 1982-08-31 | 1982-08-31 | 共有デ−タアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15084382A JPS5941080A (ja) | 1982-08-31 | 1982-08-31 | 共有デ−タアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941080A true JPS5941080A (ja) | 1984-03-07 |
Family
ID=15505585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15084382A Pending JPS5941080A (ja) | 1982-08-31 | 1982-08-31 | 共有デ−タアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941080A (ja) |
-
1982
- 1982-08-31 JP JP15084382A patent/JPS5941080A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543560B1 (en) | Arbitrating multiprocessor accesses to shared resources | |
| EP0022829B1 (en) | Data processing system | |
| US7124224B2 (en) | Method and apparatus for shared resource management in a multiprocessing system | |
| US7216252B1 (en) | Method and apparatus for machine check abort handling in a multiprocessing system | |
| JPS5941080A (ja) | 共有デ−タアクセス方式 | |
| JPS62166464A (ja) | 多重化処理装置の競合制御方式 | |
| JPS58169661A (ja) | デ−タ処理システム | |
| JPH01251250A (ja) | 共有キャッシュメモリ | |
| JPH0528038A (ja) | キヤツシユメモリ制御方式 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP2647092B2 (ja) | マルチプロセツサシステム | |
| JP2517859B2 (ja) | 並列プロセス管理方法 | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| EP0341061B1 (en) | Data processing system with memory-access priority control | |
| JPH04326453A (ja) | マルチプロセッサシステム | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPH03232051A (ja) | セマフォアクセス制御方法 | |
| JPH04348437A (ja) | デバッグ装置 | |
| JPS6238743B2 (ja) | ||
| JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS6174045A (ja) | マルチプロセツサシステムにおけるチヤネル制御方式 | |
| JPS6332649A (ja) | マルチプロセツサシステム | |
| GB2261537A (en) | Computer | |
| JPS6257050A (ja) | 共有メモリ装置 |